介紹了采用高速硬件鎖相環(huán)技術(shù)，對(duì)多路相關(guān)聯(lián)信號(hào)同時(shí)、同步整周期均勻采樣和抗混疊跟蹤濾波的實(shí)現(xiàn)方法。給出了基于此方法由TMS320LF2407和AD73360L構(gòu)成的多路數(shù)據(jù)采集與處理系統(tǒng)。提出一種不同結(jié)構(gòu)的同步串行口接口電路的設(shè)計(jì)方法，給出了電路連接與軟件流程。
　　關(guān)鍵詞：數(shù)據(jù)采集 跟蹤濾波 同步采樣 抗混疊

　　目前同步采樣實(shí)現(xiàn)方法主要有兩種，一種是使用多片采樣保持器、多路模擬開(kāi)關(guān)和單片單通道逐次逼近型高速A/D轉(zhuǎn)換器，再輔以同步信號(hào)產(chǎn)生電路，這樣可同時(shí)采集多路信號(hào)送采樣保持器保持，然后通過(guò)模擬開(kāi)關(guān)切換分別送入A/D轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。該方法使用一片高速A/D轉(zhuǎn)換器實(shí)現(xiàn)多路信號(hào)同時(shí)采樣。但外置多片采樣保持器及模擬開(kāi)關(guān)使得電路結(jié)構(gòu)復(fù)雜、編程麻煩，成本也未能降低。另一種是采用多通道高速逐次逼近型A/D轉(zhuǎn)換器，但16位以上的高速并行A/D轉(zhuǎn)換器通常為單通道或2通道，且價(jià)格昂貴。要實(shí)現(xiàn)多路（6路以上）信號(hào)同時(shí)采樣，則需要多片ADC，使得成本大大增加。
　　以上兩種方法采用的ADC的轉(zhuǎn)換速度通常在10μs甚至5μs以下，對(duì)于工頻電參數(shù)測(cè)量實(shí)際上有些浪費(fèi)，在ADC轉(zhuǎn)換速度能夠滿足采樣頻率和數(shù)值處理要求的條件下，分辨率、線性度、抗干擾能力及量化噪聲等指標(biāo)對(duì)于測(cè)量精度顯得尤為重要。本文設(shè)計(jì)采用一種基于6通道獨(dú)立采樣的16位串行Σ-ΔA/D轉(zhuǎn)換器AD73360L，構(gòu)成多路相互關(guān)聯(lián)信號(hào)同時(shí)、同步采樣的數(shù)據(jù)采集系統(tǒng)，并且具有跟蹤輸入信號(hào)頻率變化，抗混疊濾波的功能。內(nèi)部6個(gè)通道可同時(shí)采樣,無(wú)須CPU干預(yù),從而有效地減少了由于采樣時(shí)間不同而產(chǎn)生的相位誤差，非常適合三相電壓、電流的采樣，且高達(dá)64kHz的采樣率完全能夠滿足電力參數(shù)測(cè)量要求。AD73360L還能多片級(jí)聯(lián)使用，使模擬量輸入通道的最大數(shù)目方便地?cái)U(kuò)展至48路。另外，AD73360L還有內(nèi)置的程控可變?cè)鲆娣糯笃? 增益可在0～38dB之間選擇，因而它既適合于大信號(hào)的應(yīng)用，也適合于小信號(hào)的應(yīng)用^[1]。
　　本文詳細(xì)介紹AD73360L與TMS320LF2407 DSP組成的同步采集系統(tǒng)的工作原理及不同結(jié)構(gòu)的同步串行口的接口電路設(shè)計(jì)方法。
1 同步數(shù)據(jù)采集系統(tǒng)硬件結(jié)構(gòu)與工作原理
　　同步數(shù)據(jù)采集系統(tǒng)由三部分組成，其結(jié)構(gòu)框圖如圖1所示。第一部分由抗混疊濾波電路和Σ-△A/D轉(zhuǎn)換器AD73360L組成，6路輸入信號(hào)經(jīng)過(guò)RC抗混疊濾波處理后進(jìn)入6通道Σ-△A/D轉(zhuǎn)換器。第二部分是由低通濾波器、過(guò)零比較器和倍頻鎖相電路組成的同步采樣信號(hào)發(fā)生電路。它產(chǎn)生N倍于測(cè)量信號(hào)頻率的方波信號(hào)作為采樣信號(hào)，控制A/D轉(zhuǎn)換器同步采樣和數(shù)字濾波。第三部分由DSP、SRAM、鍵盤、顯示和光隔控制等電路組成，實(shí)現(xiàn)對(duì)A/D轉(zhuǎn)換結(jié)果的高速讀取、數(shù)據(jù)處理、存儲(chǔ)、顯示和上傳數(shù)據(jù)給上位機(jī)等。

1.1 Σ-ΔADC內(nèi)部結(jié)構(gòu)與工作原理
　　AD73360L的每個(gè)獨(dú)立的A/D轉(zhuǎn)換通道的內(nèi)部結(jié)構(gòu)如圖2所示。經(jīng)程控放大器調(diào)理后的輸入信號(hào)V_in與反饋信號(hào)Vf相減后的增量再經(jīng)采樣保持器保持后輸入A/D轉(zhuǎn)換器，低分辨率A/D轉(zhuǎn)換器以L_fs=DMCLK/8的高過(guò)采樣率對(duì)保持后的增量進(jìn)行高速采樣，16位累加器對(duì)低分辨率采樣值累加求和后得到高分辨率的Vo，再由D/A轉(zhuǎn)換器轉(zhuǎn)換成16位模擬量V_f反饋到減法器，從而形成閉環(huán)負(fù)反饋的Σ-ΔA/D調(diào)制器。通過(guò)負(fù)反饋環(huán)路的不斷調(diào)整使Vo(N)＝Vo(N-1)＋[V_in－V_f (N-1)]，即Vo(N)＝V_in。由于A/D轉(zhuǎn)換器在量化過(guò)程中存在量化誤差，但通過(guò)閉環(huán)負(fù)反饋環(huán)路的誤差補(bǔ)足性能和高速重復(fù)取樣方法，把量化噪聲延續(xù)到L_fs/2的整個(gè)頻帶范圍內(nèi)，并將它推到正常采樣率以外的高頻段上^[2]。

　　抗混疊數(shù)字濾波器對(duì)2K個(gè)高速采樣值Vo進(jìn)行數(shù)字均值滑動(dòng)濾波(抽取系數(shù)K=高過(guò)采樣率/采樣率)，濾除二分之一采樣頻率以上的高頻噪音和輸入信號(hào)的高次諧波。濾波特性的詳細(xì)描述參見(jiàn)文獻(xiàn)^[1]。經(jīng)濾波后的采樣值按K:1抽取作為輸出，降低了A/D轉(zhuǎn)換通道的采樣率，從而降低了同步串行口的速度要求。A/D轉(zhuǎn)換通道的采樣頻率f_s=L_fs/K。時(shí)鐘頻率與高過(guò)采樣率、采樣率和抽取系數(shù)K均存在整倍數(shù)關(guān)系，提供了控制Σ-ΔADC實(shí)現(xiàn)同步采集、跟蹤濾波的條件。
1.2 同步采樣的實(shí)現(xiàn)方法
　　當(dāng)采樣速率是被測(cè)信號(hào)頻率的整倍數(shù)，采樣點(diǎn)包含整個(gè)周期，且滿足采樣定理時(shí)，用DFT頻譜分析，頻域不會(huì)發(fā)生泄漏，可完全消除誤差^[2]。因此采用硬件鎖相環(huán)電路產(chǎn)生整倍于被測(cè)信號(hào)頻率的方波來(lái)控制Σ-ΔA/D轉(zhuǎn)換器實(shí)現(xiàn)同步整周期采樣。倍頻鎖相電路如圖3所示。

　　為使鎖相環(huán)準(zhǔn)確鎖定在被測(cè)信號(hào)(u_i或i_i)的基波頻率上，輸入電壓信號(hào)經(jīng)3階有源低通濾波器濾除60Hz以上高次諧波，經(jīng)過(guò)零比較器輸出對(duì)稱方波，作為高速鎖相環(huán)的輸入信號(hào)f_i。f_i同時(shí)也用作DSP測(cè)量信號(hào)頻率的信號(hào)源。
　　被測(cè)信號(hào)頻率f_i與反饋信號(hào)fo/N進(jìn)行相位比較，其相位差信號(hào)經(jīng)過(guò)低通濾波后，控制壓頻振蕩器輸出頻率fo發(fā)生相應(yīng)的變化，再經(jīng)N分頻后反饋到相位比較器，通過(guò)負(fù)反饋環(huán)路的快速調(diào)整，最終達(dá)到環(huán)路鎖定。鎖定時(shí)fo/N與fi的頻率之差趨于零,即fo=Nf_i。將鎖相環(huán)產(chǎn)生的倍頻信號(hào)fo作為Σ－ΔA/D轉(zhuǎn)換器的主時(shí)鐘信號(hào)，可以控制Σ-ΔA/D轉(zhuǎn)換器實(shí)現(xiàn)同步數(shù)據(jù)采集^[3-4]。
　　被測(cè)50Hz信號(hào)每周期采樣1 024次，則采樣率fs為51.2kHz，壓控振蕩器中心頻率fo＝fs×256＝13.1 072(MHz)。壓控振蕩器上、下限頻率設(shè)計(jì)為16MHz和10MHz，當(dāng)被測(cè)信號(hào)在60～40Hz范圍變化時(shí)，可以實(shí)現(xiàn)同步數(shù)據(jù)采集。同步采樣率可通過(guò)編程選擇每周期采樣1 024、512、256和128次。
　　鎖相環(huán)電路由高速鎖相環(huán)芯片74HC4046A和分頻器CD4060組成,產(chǎn)生AD73360L采集觸發(fā)信號(hào)，74HC4046A壓頻振蕩器最高輸出頻率可達(dá)24MHz。
1.3 跟蹤濾波的實(shí)現(xiàn)方法
　　由于Σ-ΔA/D轉(zhuǎn)換器實(shí)現(xiàn)同步采集，采樣頻率始終是被測(cè)信號(hào)頻率的整倍數(shù)。由Σ-ΔA/D轉(zhuǎn)換器的原理可知，抗混疊數(shù)字濾波器對(duì)2K個(gè)高速采樣值Vo進(jìn)行數(shù)字均值滑動(dòng)濾波，濾除被測(cè)信號(hào)中二分之一采樣頻率以上的高次諧波。因此，抗混疊數(shù)字濾波器的截止頻率始終跟蹤信號(hào)頻率變化，使它具有良好的抗混疊跟蹤濾波功能。
1.4 模擬輸入前端電路設(shè)計(jì)
　　由于采用Σ-Δ A/D轉(zhuǎn)換原理，具有良好的內(nèi)置抗混疊性能，所以對(duì)模擬前端濾波器的要求不高，用一階RC低通濾波器就能滿足要求^[5]，從而省去由開(kāi)關(guān)電容濾波器和復(fù)雜外圍控制電路組成的抗混疊跟蹤濾波電路，節(jié)省了成本。為了提高系統(tǒng)抗干擾能力，模擬輸入通道采用差動(dòng)輸入方式，具體電路如圖4所示。輸入信號(hào)通過(guò)C1和C2耦合到ADC的模擬輸入端。R1和C3、R2和C4構(gòu)成一階低通抗混疊濾波器。圖中REFOUT是片內(nèi)基準(zhǔn)電壓輸出，通過(guò)R3和R4為輸入端引入共模偏置電壓，可根據(jù)需要配置為1.5V或2.5V。該電路可以把50Hz的交流信號(hào)直接耦合到AD73360L的模擬輸入端。

1.5 頻率測(cè)量方法
電壓或電流信號(hào)經(jīng)濾波整形后輸入到鎖相環(huán)的方波信號(hào)fi，也同時(shí)輸入到DSP的CPI捕獲輸入端，利用DSP的捕獲功能，檢測(cè)兩個(gè)相鄰脈沖上升沿的時(shí)間間隔，計(jì)算出信號(hào)的頻率。為提高測(cè)量精度，每次檢測(cè)出N個(gè)相鄰上升沿的時(shí)間間隔，求平均得信號(hào)頻率。
2 TMS320LF2407與AD73360L接口電路設(shè)計(jì)
2.1 AD73360L性能簡(jiǎn)介
　　AD73360L是ADI公司推出的６獨(dú)立通道的16位串行可編程A/D轉(zhuǎn)換器。每個(gè)A/D轉(zhuǎn)換通道由程控放大器、高過(guò)采樣率的Σ-ΔA/D調(diào)制器、抽取數(shù)字濾波器等組成。具有設(shè)計(jì)簡(jiǎn)便、結(jié)構(gòu)緊湊、工作穩(wěn)定和可以方便地在幾種采樣率之間選擇等優(yōu)點(diǎn)。與并行接口相比，采用串行接口的硬件連接線大為減少，這樣不僅可以減少印制電路板的面積，還可以減少電磁干擾，從而使系統(tǒng)更加穩(wěn)定地工作。在不影響系統(tǒng)工作速度的條件下，在系統(tǒng)設(shè)計(jì)中利用串行接口代替并行接口不失為一種很好的設(shè)計(jì)方法。
2.2 AD73360L同步串行口
　　AD73360L的16位同步串行口(SPORT)有輸入、輸出兩個(gè)移位寄存器，它用6條通訊總線實(shí)現(xiàn)發(fā)送采樣值和接收控制信息的雙向同步通訊。它只能工作在主控方式。AD73360L的SPORT有三種工作模式：編程模式、數(shù)據(jù)模式和混合模式。