色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 基于PCIe總線的超高速信號(hào)采集卡的設(shè)計(jì)

          基于PCIe總線的超高速信號(hào)采集卡的設(shè)計(jì)

          作者: 時(shí)間:2010-07-27 來源:網(wǎng)絡(luò) 收藏

          摘要:設(shè)計(jì)一種基于的不間斷采樣和傳輸?shù)?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/超高速">超高速數(shù)據(jù)采集卡。利用雙400MHz、14位AID轉(zhuǎn)換器實(shí)現(xiàn)了800 MHz、14位的信號(hào)高速、高精度采集,論述了利用Xilinx公司FPGA的IPCORE設(shè)計(jì)實(shí)現(xiàn)控制接口?;?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/PCIe">PCIe,采用乒乓交換數(shù)據(jù)傳輸?shù)臋C(jī)制,實(shí)現(xiàn)了高速采樣數(shù)據(jù)流的不間斷傳輸。最后給出了實(shí)際采集數(shù)據(jù)的頻譜。利用該采集卡構(gòu)成的數(shù)據(jù)采集系統(tǒng)在雷達(dá)偵察和干擾領(lǐng)域擁有很高的實(shí)用價(jià)值和廣闊的應(yīng)用前景。
          關(guān)鍵詞:數(shù)據(jù)采集;PCIe;FPGA;雷達(dá)對(duì)抗

          本文引用地址:http://cafeforensic.com/article/195369.htm

          在雷達(dá)對(duì)抗系統(tǒng)中,需要對(duì)于雷達(dá)信號(hào)進(jìn)行實(shí)時(shí)測(cè)頻,并可以對(duì)感興趣的信號(hào)進(jìn)行儲(chǔ)頻,為假目標(biāo)欺騙干擾或壓制干擾提供測(cè)頻結(jié)果和儲(chǔ)頻數(shù)據(jù)。而數(shù)字測(cè)頻是當(dāng)今發(fā)展最快的測(cè)頻技術(shù)之一。數(shù)字測(cè)頻、儲(chǔ)頻的關(guān)鍵技術(shù)之一即是、高精度、不間斷的技術(shù)。采樣速率和精度的不斷提高,使得數(shù)據(jù)傳輸和存儲(chǔ)越來越成為數(shù)據(jù)采集系統(tǒng)的技術(shù)瓶頸。目前大部分高性能數(shù)據(jù)采集卡都是基于PCI、CPCI、VME等總線,最高持續(xù)傳輸速率難以超過400 MB/s,因此大多數(shù)采集卡采用采集和存儲(chǔ)分時(shí)工作的模式,即在板內(nèi)設(shè)有一定容量的存儲(chǔ)器,當(dāng)存儲(chǔ)器存儲(chǔ)數(shù)據(jù)到一定量時(shí),停止采集而開始上傳數(shù)據(jù),上傳完畢后再重新啟動(dòng)采集,不斷循環(huán),文獻(xiàn)也提出采集傳輸?shù)牧魉ぷ髂J剑岣卟杉男?。這些工作方式雖然也能滿足大部分?jǐn)?shù)據(jù)采集的要求,但是在信號(hào)非常密集的環(huán)境中,交替工作模式將導(dǎo)致偵察截獲概率降低,帶來干擾的效能下降。基于上述原因,本文論述了一種基于PCIe總線的數(shù)據(jù)采集卡,該采集卡不但可以達(dá)到800 MHz/s采樣率、14 bit采樣精度,還具有不間斷采集、實(shí)時(shí)上傳的能力(在測(cè)頻只取其中8位分辨力,儲(chǔ)頻時(shí)取14位分辨力,根據(jù)系統(tǒng)的總數(shù)據(jù)量可編程)。該采集卡可以與高速信號(hào)處理器配合使用,構(gòu)成信道化的數(shù)字測(cè)頻、儲(chǔ)頻系統(tǒng),雙信道系統(tǒng)的組成示意圖見圖l。

          1 系統(tǒng)總體設(shè)計(jì)
          本采集卡的設(shè)計(jì)主要包括A/D轉(zhuǎn)換器模塊、時(shí)鐘產(chǎn)生模塊、大容量存儲(chǔ)器模塊和基于FPGA的控制模塊。如圖2所示,待采集的模擬信號(hào)經(jīng)過信號(hào)調(diào)理放大到合適的電平范圍,送入到兩片工作于交叉采樣模式的A/D轉(zhuǎn)換器,轉(zhuǎn)化后數(shù)字信號(hào)直接送至FPGA控制器,在FPGA內(nèi)部實(shí)現(xiàn)信號(hào)電平轉(zhuǎn)換數(shù)據(jù)緩沖后,首先存儲(chǔ)于A路動(dòng)態(tài)存儲(chǔ)器中,當(dāng)A路存儲(chǔ)器存滿后,數(shù)據(jù)立即轉(zhuǎn)存于B路存儲(chǔ)器,同時(shí)啟動(dòng)數(shù)據(jù)上傳操作,將A路存儲(chǔ)器的數(shù)據(jù)通過DMA方式上傳至主機(jī)存儲(chǔ)或傳輸?shù)叫盘?hào)處理板中;當(dāng)B路存儲(chǔ)器存滿后,數(shù)據(jù)存儲(chǔ)立即切換至A路存儲(chǔ)器,同時(shí)也啟動(dòng)B路存儲(chǔ)器的上傳操作,如此反復(fù)循環(huán)。由于PCIe接口傳輸速率大于速率,因此可以保證數(shù)據(jù)的不丟失。


          上一頁 1 2 3 下一頁

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉