引言
只要在現(xiàn)在的市場上走一圈就會發(fā)現(xiàn),大部分的中小規(guī)模 LED LED(Light Emitting Diode)即發(fā)光二極管,是一種固態(tài)的半導(dǎo)體器件,它可以直接把電轉(zhuǎn)化為光。LED 的心臟是一個(gè)半導(dǎo)體的晶片,當(dāng)電流通過導(dǎo)線作用于這個(gè)晶片的時(shí)候,電子和空穴就會被推向量子阱,在量子阱內(nèi)電子跟空穴復(fù)合,然后就會以光子的形式發(fā)出能量。能完成數(shù)十種不同的工作,并且在各種設(shè)備中都能找到它們的身影。例如它們可以組成電子鐘表 表盤上的數(shù)字,從遙控器 傳輸信息,為手表表盤照明并在設(shè)備開啟時(shí)向您發(fā)出提示。 如果將它們集結(jié)在一起,可以組成超大電視屏幕上的圖像,或是用于點(diǎn)亮交通信號燈。 顯示系統(tǒng),采用的是傳統(tǒng)的單片機(jī) 單片機(jī)是單片微型計(jì)算機(jī)(Single-Chip Microcomputer)的簡稱,是一種將中央處理器CPU隨機(jī)存儲器RAM、只讀存儲器ROM、多種I/O口和中斷系統(tǒng)、定時(shí)器/計(jì)時(shí)器等功能(可能還包括顯示驅(qū)動電路、脈寬調(diào)制電路、模擬多路轉(zhuǎn)換器、A/D轉(zhuǎn)換器等電路)采用超大規(guī)模集成電路技術(shù)集成到一塊硅片上構(gòu)成的微型計(jì)算機(jī)系統(tǒng)。 作為主控芯片。但是內(nèi)部資源較少、運(yùn)行速度較慢的單片機(jī),很難滿足LED大屏幕的顯示屏,因?yàn)橄到y(tǒng)要求數(shù)據(jù)傳輸量大,掃描速度要快。以FPGA 現(xiàn)場可編程邏輯門陣列(FPGA, Field Programmable Gate Array),是一個(gè)含有可編輯元件的半導(dǎo)體設(shè)備,可供使用者現(xiàn)場程式化的邏輯門陣列元件。FPGA是在PAL、GAL、CPLD等可編輯器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 1 系統(tǒng)總體結(jié)構(gòu)
LED大屏幕顯示系統(tǒng)由上位機(jī)(PC機(jī))、單片機(jī)系統(tǒng)、FPGA控制器、LED顯示屏的行列驅(qū)動電路等模塊組成,如圖1所示。上位機(jī)負(fù)責(zé)漢字、字符等數(shù)據(jù)的采集與發(fā)送。單片機(jī)系統(tǒng)與上位機(jī)之間以異步串行通信工作方式,通過串行端口從上位機(jī)獲得已完成格式轉(zhuǎn)換的待顯示的圖形點(diǎn)陣數(shù)據(jù),并將其存入EEPROM存儲器。之后通過FPGA控制器,將存儲器的顯示數(shù)據(jù)還原到LED顯示屏。掃描控制電路采用可編程邏輯芯片Cyclone EP1C6,利用VHDL語言編程實(shí)現(xiàn),采用1/16掃描方式,刷新頻率在60 Hz以上。本文著重介紹256×1024的單色圖文顯示屏的FPGA控制模塊。
作為控制器,一方面,F(xiàn)PGA采用軟件編程實(shí)現(xiàn)硬件功能,可以有效提高運(yùn)行速度;另一方面,它的引腳資源豐富,可擴(kuò)展性強(qiáng)。因此,用單片F(xiàn)PGA和簡單的外圍電路就可以實(shí)現(xiàn)大屏幕LED顯示屏的控制,具有集成度高、穩(wěn)定性好、設(shè)計(jì)靈活和效率高等優(yōu)點(diǎn)。
圖1 系統(tǒng)總體結(jié)構(gòu)框圖
2 LED顯示屏基本工作原理
對大屏幕LED顯示屏來說,列顯示數(shù)據(jù)通常采用的是串行傳輸方式,行采用1/16的掃描方式。圖2為16×32點(diǎn)陣屏單元模塊的基本結(jié)構(gòu),列驅(qū)動電路采用4個(gè)74HC595級聯(lián)而成。在移位脈沖SRCLK的作用下,串行數(shù)據(jù)從74HC595的數(shù)據(jù)端口SER一位一位地輸入,當(dāng)一行的所有32列數(shù)據(jù)傳送完后,輸出鎖存信號RCLK并選通行信號Y0,則第1行的各列數(shù)據(jù)就可按要求顯示。按同樣的方法顯示其余各行,當(dāng)16行數(shù)據(jù)掃描一遍(即完成一個(gè)周期)后,再從第1行開始下一個(gè)周期的掃描。只要掃描的周期小于20 ms,顯示屏就不閃爍。
圖2 16×32點(diǎn)陣屏基本結(jié)構(gòu)
256×1024大屏幕顯示屏由16×32個(gè)的16×32點(diǎn)陣屏級聯(lián)而成。為了縮短控制系統(tǒng)到屏體的信號傳輸時(shí)間,將顯示數(shù)據(jù)分為16個(gè)區(qū),每個(gè)區(qū)由16×1024點(diǎn)陣組成,每行數(shù)據(jù)為1024/8=128字節(jié),顯示屏的像素信號由LED顯示屏的右側(cè)向左側(cè)傳輸移位,把16個(gè)分區(qū)的數(shù)據(jù)存在同一塊存儲器。一屏的顯示數(shù)據(jù)為32 KB,要準(zhǔn)確讀出16個(gè)分區(qū)的數(shù)據(jù),其存儲器的讀地址由16位組成,由于數(shù)據(jù)只有32 KB,因此最高可置為0。其余15位地址從高到低依次為:行地址(4位)、列地址(7位)、分區(qū)地址(4位)。4位分區(qū)地址的譯碼信號(Y0~Y15)作為鎖存器的鎖存脈沖,在16個(gè)讀地址發(fā)生周期內(nèi),依次將第1~16分區(qū)的第1字節(jié)數(shù)據(jù)鎖存到相應(yīng)的鎖存器,然后在移位鎖存信號上升沿將該16字節(jié)數(shù)據(jù)同時(shí)鎖存入16個(gè)8位并轉(zhuǎn)串移位寄存器組中。在下一個(gè)16個(gè)讀地址發(fā)生時(shí)鐘周期,一方面,并轉(zhuǎn)串移位寄存器將8位數(shù)據(jù)移位串行輸出,移位時(shí)鐘為讀地址發(fā)生時(shí)鐘的二分頻;另一方面,依次將16個(gè)分區(qū)的第2字節(jié)數(shù)據(jù)讀出并鎖入相應(yīng)的鎖存器,按照這種規(guī)律將所有分區(qū)的第一行數(shù)據(jù)依次全部讀出后,在數(shù)據(jù)有效脈沖信號的上升沿將所有串行移位數(shù)據(jù)輸出,驅(qū)動LED顯示。接下來,移位輸出第2行的數(shù)據(jù),在此期間第1行保持顯示;第2行全部移入后,驅(qū)動第2行顯示,同時(shí)移入第3行……按照這種各分區(qū)分行掃描的方式完成整個(gè)LED大屏幕的掃描顯示。
評論