本文給大家分享了ADC學(xué)習(xí)知識(shí)。

　　過采樣頻率:增加一位分辨率或每減小6dB 的噪聲，需要以4 倍的采樣頻率fs 進(jìn)行過采樣.

　　假設(shè)一個(gè)系統(tǒng)使用12 位的ADC，每秒輸出一個(gè)溫度值(1Hz)，為了將測(cè)量分辨率增加到16 位，按下式計(jì)算過采樣頻率： fos=4^4*1(Hz)=256(Hz)。

　　1. AD轉(zhuǎn)換器的分類下面簡要介紹常用的幾種類型的基本原理及特點(diǎn)：積分型、逐次逼近型、并行比較型/串并行型、Σ-Δ調(diào)制型、電容陣列逐次比較型及壓頻變換型。　　?

　　1)積分型(如TLC7135)

　　積分型AD工作原理是將輸入電壓轉(zhuǎn)換成時(shí)間(脈沖寬度信號(hào))或頻率(脈沖頻率)，然后由定時(shí)器/計(jì)數(shù)器獲得數(shù)字值。其優(yōu)點(diǎn)是用簡單電路就能獲得高分辨率，抗干擾能力強(qiáng)(為何抗干擾性強(qiáng)?原因假設(shè)一個(gè)對(duì)于零點(diǎn)正負(fù)的白噪聲干擾，顯然一積分，則會(huì)濾掉該噪聲)，但缺點(diǎn)是由于轉(zhuǎn)換精度依賴于積分時(shí)間，因此轉(zhuǎn)換速率極低。初期的單片AD轉(zhuǎn)換器大多采用積分型，現(xiàn)在逐次比較型已逐步成為主流。

　　2)逐次比較型SAR(如TLC0831)

　　逐次比較型AD由一個(gè)比較器和DA轉(zhuǎn)換器通過逐次比較邏輯構(gòu)成，從MSB開始，順序地對(duì)每一位將輸入電壓與內(nèi)置DA轉(zhuǎn)換器輸出進(jìn)行比較，經(jīng)n次比較而輸出 數(shù)字值。其電路規(guī)模屬于中等。其優(yōu)點(diǎn)是速度較高、功耗低，在低分辯率(<12位)時(shí)價(jià)格便宜，但高精度(>12位)時(shí)價(jià)格很高。

　　3)并行比較型/串并行比較型(如TLC5510)

　　并行比較型AD采用多個(gè)比較器，僅作一次比較而實(shí)行轉(zhuǎn)換，又稱FLash(快速)型。由于轉(zhuǎn)換速率極高，n位的轉(zhuǎn)換需要2n-1個(gè)比較器，因此電路規(guī)模也極大，價(jià)格也高，只適用于視頻AD轉(zhuǎn)換器等速度特別高的領(lǐng)域。 串并行比較型AD結(jié)構(gòu)上介于并行型和逐次比較型之間，最典型的是由2個(gè)n/2位的并行型AD轉(zhuǎn)換器配合DA轉(zhuǎn)換器組成，用兩次比較實(shí)行轉(zhuǎn)換，所以稱為 Half flash(半快速)型。還有分成三步或多步實(shí)現(xiàn)AD轉(zhuǎn)換的叫做分級(jí)(Multistep/Subrangling)型AD，而從轉(zhuǎn)換時(shí)序角度 又可稱為流水線(Pipelined)型AD，現(xiàn)代的分級(jí)型AD中還加入了對(duì)多次轉(zhuǎn)換結(jié)果作數(shù)字運(yùn)算而修正特性等功能。這類AD速度比逐次比較型高，電路 規(guī)模比并行型小。

　　4)Σ-Δ(Sigma delta)調(diào)制型(如AD7705)

　　Σ-Δ型AD由積分器、比較器、1位DA轉(zhuǎn)換器和數(shù)字濾波器等組成。原理上近似于積分型，將輸入電壓轉(zhuǎn)換成時(shí)間(脈沖寬度)信號(hào)，用數(shù)字濾波器處理后得到數(shù)字值。電路的數(shù)字部分基本上容易單片化，因此容易做到高分辨率。主要用于音頻和測(cè)量。

　　5)電容陣列逐次比較型

　　電容陣列逐次比較型AD在內(nèi)置DA轉(zhuǎn)換器中采用電容矩陣方式，也可稱為電荷再分配型。一般的電阻陣列DA轉(zhuǎn)換器中多數(shù)電阻的值必須一致，在單芯片上生成高 精度的電阻并不容易。如果用電容陣列取代電阻陣列，可以用低廉成本制成高精度單片AD轉(zhuǎn)換器。最近的逐次比較型AD轉(zhuǎn)換器大多為電容陣列式的。

　　6)壓頻變換型(如AD650)

　　壓頻變換型(Voltage-Frequency Converter)是通過間接轉(zhuǎn)換方式實(shí)現(xiàn)模數(shù)轉(zhuǎn)換的。其原理是首先將輸入的模擬信號(hào)轉(zhuǎn)換成頻率，然 后用計(jì)數(shù)器將頻率轉(zhuǎn)換成數(shù)字量。從理論上講這種AD的分辨率幾乎可以無限增加，只要采樣的時(shí)間能夠滿足輸出頻率分辨率要求的累積脈沖個(gè)數(shù)的寬度。其優(yōu)點(diǎn)是 分辯率高、功耗低、價(jià)格低，但是需要外部計(jì)數(shù)電路共同完成AD轉(zhuǎn)換。

　　2. AD轉(zhuǎn)換器的主要技術(shù)指標(biāo)

　　1)分辯率(Resolution) 指數(shù)字量變化一個(gè)最小量時(shí)模擬信號(hào)的變化量，定義為滿刻度與2n的比值。分辯率又稱精度，通常以數(shù)字信號(hào)的位數(shù)來表示。

　　2) 轉(zhuǎn)換速率(Conversion Rate)是指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需的時(shí)間的倒數(shù)。積分型AD的轉(zhuǎn)換時(shí)間是毫秒級(jí)屬低速AD，逐次比 較型AD是微秒級(jí)屬中速AD，全并行/串并行型AD可達(dá)到納秒級(jí)。采樣時(shí)間則是另外一個(gè)概念，是指兩次轉(zhuǎn)換的間隔。為了保證轉(zhuǎn)換的正確完成，采樣速率 (Sample Rate)必須小于或等于轉(zhuǎn)換速率。因此有人習(xí)慣上將轉(zhuǎn)換速率在數(shù)值上等同于采樣速率也是可以接受的。常用單位是ksps和Msps，表 示每秒采樣千/百萬次(kilo / Million Samples per Second)。

　　3)量化誤差(Quantizing Error) 由于AD的有限分辯率而引起的誤差，即有限分辯率AD的階梯狀轉(zhuǎn)移特性曲線與無限分辯率AD(理想AD)的轉(zhuǎn)移特 性曲線(直線)之間的最大偏差。通常是1 個(gè)或半個(gè)最小數(shù)字量的模擬變化量，表示為1LSB、1/2LSB。

　　4)偏移誤差(Offset Error) 輸入信號(hào)為零時(shí)輸出信號(hào)不為零的值，可外接電位器調(diào)至最小。

　　5)滿刻度誤差(Full Scale Error) 滿度輸出時(shí)對(duì)應(yīng)的輸入信號(hào)與理想輸入信號(hào)值之差。

　　6)線性度(Linearity) 實(shí)際轉(zhuǎn)換器的轉(zhuǎn)移函數(shù)與理想直線的最大偏移，不包括以上三種誤差。

　　INL 和DNL區(qū)別

　　說精度之前，首先要說分辨率。最近已經(jīng)有貼子熱門討論了這個(gè)問題，結(jié)論是分辨率決不等同于精度。比如一塊精度0.2%(或常說的準(zhǔn)確度0.2級(jí))的四位半萬用表，測(cè)得A點(diǎn)電壓1.0000V，B電壓1.0005V,可以分辨出B比A高0.0005V，但A點(diǎn)電壓的真實(shí)值可能在0.9980~1.0020之間不確定。

　　那么,既然數(shù)字萬用表存在著精度和分辨率兩個(gè)指標(biāo)，那么,對(duì)于ADC和DAC，除了分辨率以外，也存在精度的指標(biāo)。

　　模數(shù)器件的精度指標(biāo)是用積分非線性度(Interger NonLiner)即INL值來表示。也有的器件手冊(cè)用 Linearity error 來表示。INL表示了ADC器件在所有的數(shù)值點(diǎn)上對(duì)應(yīng)的模擬值，和真實(shí)值之間誤差最大的那一點(diǎn)的誤差值。也就是，輸出數(shù)值偏離線性最大的距離。單位是LSB(即最低位所表示的量)。

　　比如12位ADC：TLC2543，INL值為1LSB。那么，如果基準(zhǔn)4.095V，測(cè)某電壓得的轉(zhuǎn)換結(jié)果是1000，那么，真實(shí)電壓值可能分布在0.999~1.001V之間。對(duì)于DAC也是類似的。比如DAC7512,INL值為8LSB，那么，如果基準(zhǔn)4.095V，給定數(shù)字量1000，那么輸出電壓可能是0.992~1.008V之間。

　　下面再說DNL值。理論上說，模數(shù)器件相鄰量個(gè)數(shù)據(jù)之間，模擬量的差值都是一樣的。就相一把疏密均勻的尺子。但實(shí)際并不如此。一把分辨率1毫米的尺子，相鄰兩刻度之間也不可能都是1毫米整。那么，ADC相鄰兩刻度之間最大的差異就叫差分非線性值(Differencial NonLiner)。DNL值如果大于1，那么這個(gè)ADC甚至不能保證是單調(diào)的，輸入電壓增大，在某個(gè)點(diǎn)數(shù)值反而會(huì)減小。這種現(xiàn)象在SAR(逐位比較)型ADC中很常見。

　　舉個(gè)例子，某12位ADC，INL=8LSB，DNL=3LSB(性能比較差)，基準(zhǔn)4.095V，測(cè)A電壓讀數(shù)1000，測(cè)B電壓度數(shù)1200。那么，可判斷B點(diǎn)電壓比A點(diǎn)高197~203mV。而不是準(zhǔn)確的200mV。對(duì)于DAC也是一樣的，某DAC的DNL值3LSB。那么，如果數(shù)字量增加200，實(shí)際電壓增加量可能在197~203mV之間。

　　很多分辨率相同的ADC，價(jià)格卻相差很多。除了速度、溫度等級(jí)等原因之外，就是INL、DNL這兩個(gè)值的差異了。比如AD574,貴得很，但它的INL值就能做到0.5LSB，這在SAR型ADC中已經(jīng)很不容易了。換個(gè)便宜的2543吧，速度和分辨率都一樣，但I(xiàn)NL值只有1~1.5LSB，精度下降了3倍。

　　另外，工藝和原理也決定了精度。比如SAR型ADC，由于采用了R-2R或C-2C型結(jié)構(gòu)，使得高權(quán)值電阻的一點(diǎn)點(diǎn)誤差，將造成末位好幾位的誤差。在SAR型ADC的2^n點(diǎn)附近，比如128、1024、2048、切換權(quán)值點(diǎn)阻，誤差是最大的。1024值對(duì)應(yīng)的電壓甚至可能會(huì)比1023值對(duì)應(yīng)電壓要小。這就是很多SAR型器件DNL值會(huì)超過1的原因。但SAR型ADC的INL值都很小，因?yàn)闄?quán)值電阻的誤差不會(huì)累加。

　　和SAR型器件完全相反的是階梯電阻型模數(shù)/數(shù)模器件。比如TLC5510、DAC7512等低價(jià)模數(shù)器件。比如7512，它由4095個(gè)電阻串聯(lián)而成。每個(gè)點(diǎn)阻都會(huì)有誤差，一般電阻誤差5%左右，當(dāng)然不會(huì)離譜到100%，更不可能出現(xiàn)負(fù)數(shù)。因此這類器件的DNL值都很小,保證單調(diào)。但是，每個(gè)電阻的誤差，串聯(lián)后會(huì)累加，因此INL值很大，線性度差。

　　這里要提一下雙積分ADC，它的原理就能保證線性。比如ICL7135，它在40000字的量程內(nèi)，能做到0.5LSB的INL值(線性度達(dá)到1/80000 !!)和0.01LSB的DNL值.這兩個(gè)指標(biāo)在7135的10倍價(jià)錢內(nèi)，是不容易被其他模數(shù)器件超越的。所以7135這一類雙積分ADC特別適合用在數(shù)字電壓表等需要線性誤差非常小的場(chǎng)合。

　　還要特別提一下基準(zhǔn)源。基準(zhǔn)源是測(cè)量精度的重要保證?；鶞?zhǔn)的關(guān)鍵指標(biāo)是溫飄，一般用ppm/K(ppm百萬分之一)來表示。假設(shè)某基準(zhǔn)30ppm/K，系統(tǒng)在20~70度之間工作，溫度跨度50度，那么，會(huì)引起基準(zhǔn)電壓30*50=1500ppm的漂移，從而帶來0.15%的誤差。溫漂越小的基準(zhǔn)源越貴，比如30ppm/K的431，七毛錢;20ppm/K的385，1塊5;10ppm/K的MC1403，4塊5;1ppm/K的LM399,14元;0.5ppm/K的LM199，130元。

　　該死的教科書害了一代學(xué)生。說起來好笑的一個(gè)現(xiàn)象：我這邊新來的學(xué)生大多第一次設(shè)計(jì)ADC電路的時(shí)候，基準(zhǔn)直接連VCC，還理直氣壯的找來N本教科書，書上的基準(zhǔn)寫了個(gè)網(wǎng)標(biāo)：+5V。天下的書互相抄，也就所有的學(xué)校的教科書都是基準(zhǔn)接5V。教科書把5V改成5.000V多好?學(xué)生就會(huì)知道，這個(gè)5V不是VCC?；蛘咛嵋幌禄鶞?zhǔn)需要高穩(wěn)定度，也好啊!