本文主要介紹了ADC和DAC常用的56個(gè)技術(shù)術(shù)語(yǔ)，如“采集時(shí)間”、“混疊”、“孔徑延遲”等，幫助初學(xué)者更好的理解專(zhuān)業(yè)術(shù)語(yǔ)。

　　采集時(shí)間

　　采集時(shí)間是從釋放保持狀態(tài)(由采樣-保持輸入電路執(zhí)行)到采樣電容電壓穩(wěn)定至新輸入值的1 LSB范圍之內(nèi)所需要的時(shí)間。采集時(shí)間(Tacq)的公式如下：

　　混疊

　　根據(jù)采樣定理，超過(guò)奈奎斯特頻率的輸入信號(hào)頻率為“混疊”頻率。也就是說(shuō)，這些頻率被“折疊”或復(fù)制到奈奎斯特頻率附近的其它頻譜位置。為防止混疊，必須對(duì)所有有害信號(hào)進(jìn)行足夠的衰減，使得ADC不對(duì)其進(jìn)行數(shù)字化。欠采樣時(shí)，混疊可作為一種有利條件。

　　孔徑延遲

　　ADC中的孔徑延遲(tAD)是從時(shí)鐘信號(hào)的采樣沿(下圖中為時(shí)鐘信號(hào)的上升沿)到發(fā)生采樣時(shí)之間的時(shí)間間隔。當(dāng)ADC的跟蹤-保持切換到保持狀態(tài)時(shí)，進(jìn)行采樣。

　　孔徑抖動(dòng)

　　孔徑抖動(dòng) (tAJ) 是指采樣與采樣之間孔徑延遲的變化，如圖所示。典型的ADC孔徑抖動(dòng)值遠(yuǎn)遠(yuǎn)小于孔徑延遲值。

　　二進(jìn)制編碼(單極性)

　　標(biāo)準(zhǔn)二進(jìn)制是一種常用于單極性信號(hào)的編碼方法。二進(jìn)制碼(零至滿(mǎn)幅)的范圍為從全0 (00...000)到全1的正向滿(mǎn)幅值(11...111)。中間值由一個(gè)1 (MSB)后邊跟全0 (10...000)表示。該編碼類(lèi)似于偏移二進(jìn)制編碼，后者支持正和負(fù)雙極性傳遞函數(shù)。

　　雙極性輸入

　　術(shù)語(yǔ)“雙極性”表示信號(hào)在某個(gè)基準(zhǔn)電平上、下擺動(dòng)。單端系統(tǒng)中，輸入通常以模擬地為基準(zhǔn)，所以雙極性信號(hào)為在地電平上、下擺動(dòng)的信號(hào)。差分系統(tǒng)中，信號(hào)不以地為基準(zhǔn)，而是正輸入以負(fù)輸入為參考，雙極性信號(hào)則指正輸入信號(hào)能夠高于和低于負(fù)輸入信號(hào)。

　　共模抑制(CMRR)

　　共模抑制是指器件抑制兩路輸入的共模信號(hào)的能力。共模信號(hào)可以是交流或直流信號(hào)，或者兩者的組合。共模抑制比(CMRR)是指差分信號(hào)增益與共模信號(hào)增益之比。CMRR通常以分貝(dB)為單位表示。

　　串?dāng)_(Crosstalk)

　　串?dāng)_表示每路模擬輸入與其它模擬輸入的隔離程度。對(duì)于具有多路輸入通道的ADC，串?dāng)_指從一路模擬輸入信號(hào)耦合到另一路模擬輸入的信號(hào)總量，該值通常以分貝(dB)為單位表示;對(duì)于具有多路輸出通道的DAC，串?dāng)_是指一路DAC輸出更新時(shí)在另一路DAC輸出端產(chǎn)生的噪聲總量。

　　微分非線(xiàn)性(DNL)誤差

　　對(duì)于ADC，觸發(fā)任意兩個(gè)連續(xù)輸出編碼的模擬輸入電平之差應(yīng)為1 LSB (DNL = 0)，實(shí)際電平差相對(duì)于1 LSB的偏差被定義為DNL。對(duì)于DAC，DNL誤差為連續(xù)DAC編碼的理想與實(shí)測(cè)輸出響應(yīng)之差。理想DAC響應(yīng)的模擬輸出值應(yīng)嚴(yán)格相差一個(gè)編碼(LSB)(DNL = 0)。(DNL指標(biāo)大于或等于1LSB保證單調(diào)性。)(見(jiàn)“單調(diào)”。)

　　數(shù)字饋通

　　數(shù)字饋通是指DAC數(shù)字控制信號(hào)變化時(shí)，在DAC輸出端產(chǎn)生的噪聲。在下圖中，DAC輸出端的饋通是串行時(shí)鐘信號(hào)噪聲的結(jié)果。

　　動(dòng)態(tài)范圍

　　動(dòng)態(tài)范圍定義為器件本底噪聲至其規(guī)定最大輸出電平之間的范圍，通常以dB表示。ADC的動(dòng)態(tài)范圍為ADC能夠分辨的信號(hào)幅值范圍;如果ADC的動(dòng)態(tài)范圍為60dB，則其可分辨的信號(hào)幅值為x至1000x。對(duì)于通信應(yīng)用，信號(hào)強(qiáng)度變化范圍非常大，動(dòng)態(tài)范圍非常重要。如果信號(hào)太大，則會(huì)造成ADC輸入過(guò)量程;如果信號(hào)太小，則會(huì)被淹沒(méi)在轉(zhuǎn)換器的量化噪聲中。

　　有效位數(shù)(ENOB)

　　ENOB表示一個(gè)ADC在特定輸入頻率和采樣率下的動(dòng)態(tài)性能。理想ADC的誤差僅包含量化噪聲。當(dāng)輸入頻率升高時(shí)，總體噪聲(尤其是失真分量)也增大，因此降低ENOB和SINAD(參見(jiàn)“信號(hào)與噪聲+失真比(SINAD)”)。滿(mǎn)幅、正弦輸入波形的ENOB由下式計(jì)算：

　　加載-感應(yīng)輸出

　　一種測(cè)量技術(shù)，在電路的遠(yuǎn)端點(diǎn)加載電壓(或電流)，然后測(cè)量(檢測(cè))產(chǎn)生的電流(或電壓)。例如，帶有集成輸出放大器的DAC有時(shí)就包含加載-感應(yīng)輸出。輸出放大器可提供反相輸入用于外部連接，反饋通路必須通過(guò)外部形成閉環(huán)。

　　全功率帶寬(FPBW)

　　ADC工作時(shí)施加的模擬輸入信號(hào)等于或接近轉(zhuǎn)換器的規(guī)定滿(mǎn)幅電壓。然后將輸入頻率提高到某個(gè)頻率，使數(shù)字轉(zhuǎn)換結(jié)果的幅值降低3dB。該輸入頻率即為全功率帶寬。

　　滿(mǎn)幅(FS)誤差

　　滿(mǎn)幅誤差為觸發(fā)跳變至滿(mǎn)幅編碼的實(shí)際值與理想模擬滿(mǎn)幅跳變值之差。滿(mǎn)幅誤差等于“失調(diào)誤差+增益誤差”，如下圖所示。

　　FS增益誤差(DAC)

　　數(shù)/模轉(zhuǎn)換器(DAC)的滿(mǎn)幅增益誤差為實(shí)際與理想輸出跨距之差。實(shí)際跨距為輸入設(shè)置為全1時(shí)與輸入設(shè)置為全0時(shí)的輸出之差。所有數(shù)據(jù)轉(zhuǎn)換器的滿(mǎn)幅增益誤差都與選擇用于測(cè)量增益誤差的基準(zhǔn)有關(guān)。