HyperTransport協(xié)處理器方案最富殺傷力的地方并非在于靈活性，而在于AMD所創(chuàng)建的“共生模式”。AMD計劃將 HyperTransport協(xié)處理器授權(quán)給其他的專業(yè)IC設(shè)計公司，這樣大量的第三方公司都可以為AMD64平臺開發(fā)協(xié)處理器并分別銷售，AMD自身只需要負(fù)責(zé)通用處理器的開發(fā)和HyperTransport原生態(tài)的維護(hù)。基于共同的利益，大量的第三方IC設(shè)計公司將緊密圍繞AMD公司共同發(fā)展 HyperTransport平臺:通過銷售協(xié)處理器，第三方IC公司能夠獲得豐厚的回報，AMD則通過平臺授權(quán)和AMD64處理器的銷售獲得利潤、并在第三方公司的幫助下提高市場份額。

至于終端用戶，則可以在現(xiàn)有基礎(chǔ)上通過增加或升級協(xié)處理器達(dá)成大幅度提高系統(tǒng)性能的目的—這便是AMD倡導(dǎo)的“友好生態(tài)系統(tǒng)”的實質(zhì)。與AMD 的開放策略形成鮮明對比，英特爾將變得越來越封閉，從迅馳到VIIV平臺，第三方廠商的機(jī)會越來越少，英特爾希望將全部的商業(yè)利潤都?xì)w自己所有，而不是與合作廠商共同分享機(jī)會。在這樣的背景下，越來越多IC廠商轉(zhuǎn)向?qū)MD平臺的支持，因此AMD所倡導(dǎo)的友好生態(tài)系統(tǒng)其實已經(jīng)有相當(dāng)良好的基礎(chǔ)。

圖6 2015年的處理器藍(lán)圖，Many Core設(shè)計成為標(biāo)準(zhǔn)

前瞻:架構(gòu)革命的前夜

盡管X86業(yè)界依然按部就班地進(jìn)行性能提升，軟件工業(yè)也是在以往基礎(chǔ)上匍匐前進(jìn)，但這場架構(gòu)革命距離我們并不遙遠(yuǎn)。在RISC領(lǐng)域，針對實際應(yīng)用對產(chǎn)品作定制化設(shè)計成為各個廠商的共識，而各個廠商在開發(fā)新一代架構(gòu)時都會有意識地為處理器預(yù)留擴(kuò)展定制的空間。

相信在未來，我們可以看到越來越多的專用型RISC處理器，例如游戲機(jī)/視頻任務(wù)處理器、網(wǎng)絡(luò)處理器、低耗能通用處理器、嵌入處理器等等;而在 X86領(lǐng)域，英特爾和AMD在今后兩年內(nèi)還是會基于傳統(tǒng)的多核心方案繼續(xù)發(fā)展，其中，英特爾在下半年帶來的Merom架構(gòu)以高效率見長，但它非常缺乏擴(kuò)展的空間;到2008年，英特爾才會陸續(xù)引入CSI總線并整合內(nèi)存控制器，解決多路服務(wù)器系統(tǒng)擴(kuò)展性的問題;大約到2010年，我們有望看到第一代Many Core處理器出臺，X86處理器將轉(zhuǎn)向一個全新的多核時代。

而AMD公司在未來兩年內(nèi)更多是對現(xiàn)有的AMD64架構(gòu)進(jìn)行改良，例如引入雙通道DDR2-800支持和65納米SOI工藝，服務(wù)器領(lǐng)域 Opteron的優(yōu)勢不太容易被打破。大約在2008年，AMD將帶來新一代的K9或K10，高度整合設(shè)計將被引入，更關(guān)鍵的是，AMD將帶來 HyperTransport 3.0和4.0版總線技術(shù)規(guī)范，并有可能開始啟動協(xié)處理器計劃。

由于HyperTransport 3.0/4.0將直接對協(xié)處理器提供支持，AMD只需要解決主處理器與協(xié)處理器的任務(wù)協(xié)作以及硬件連接標(biāo)準(zhǔn)的制定即可，接下來的協(xié)處理器開發(fā)工作便主要依靠第三方IC公司加以實現(xiàn)。如果AMD在新一輪變革中再度領(lǐng)先，那么在大量第三方企業(yè)和用戶的支持下，英特爾在微處理器市場的主導(dǎo)優(yōu)勢很可能徹底喪失，最終出現(xiàn)兩大平臺分庭抗禮的格局。

當(dāng)前微處理器技術(shù)發(fā)展的幾個方向

提高架構(gòu)執(zhí)行效率、多核心設(shè)計、靈活的擴(kuò)展彈性、深層次的功能整合是當(dāng)前微處理器領(lǐng)域的四大技術(shù)發(fā)展方向。處理器效率低下的弊端主要出現(xiàn)在 X86領(lǐng)域，X86指令集臃腫復(fù)雜，指令效率已明顯低于RISC體系，如果不在芯片設(shè)計方面加以彌補，X86處理器很難獲得媲美RISC產(chǎn)品的卓越性能。

衡量處理器效率通常有兩個指標(biāo):一是芯片的能源利用效率，也就是每瓦性能，在消耗同等能源條件下，最終性能高的產(chǎn)品能源效率就較高;第二個指標(biāo)便是芯片的晶體管效率，我們可以引入“每晶體管性能”來衡量，在消耗等量晶體管數(shù)量條件下，芯片效能高者效率就越高。

晶體管規(guī)模越大，制造成本越高，對芯片廠商來說，提高每晶體管性能能夠在保持成本不變的前提下獲得更卓越的性能。一般來說，每瓦性能和每晶體管性能總是被結(jié)合起來討論，不同指令體系的產(chǎn)品在此相差甚遠(yuǎn)，例如當(dāng)前頂級的RISC處理器與頂級的X86處理器作對比，我們便會發(fā)現(xiàn)X86芯片遠(yuǎn)遠(yuǎn)落后。

即便基于相同的指令體系但設(shè)計不同的產(chǎn)品，也可能存在懸殊的效率差異—一個最典型的例子就是英特爾Netburst架構(gòu)與AMD64架構(gòu)，Pentium 4芯片的功耗更高，晶體管規(guī)模也普遍更大，但性能無法同對應(yīng)的AMD64架構(gòu)產(chǎn)品抗衡。且Pentium 4芯片的能耗已超過百瓦，達(dá)到風(fēng)冷散熱的極限，無法進(jìn)一步向上提升。

為了解決這個問題，英特爾將在今年中期引入Merom架構(gòu)來代替Netburst，誠如我們之前的分析，Merom引入了RISC精簡指令的思想，對X86架構(gòu)進(jìn)行根本性的改進(jìn)得以大幅提高效率。而在RISC技術(shù)領(lǐng)域，提高效率也一直都是各制造商的目標(biāo)，雖然RISC芯片在這方面已占據(jù)先天優(yōu)勢，但各芯片廠商仍然在此方面花費巨大的精力并獲得斐然成果。在本文關(guān)于P.A.Semi的PWRficient雙核處理器、SUN UltraSPARC T1八核處理器的分析中，我們將能看到這一點。

多核心設(shè)計可謂是提高每晶體管效能的最佳手段。在單核產(chǎn)品中，提高性能主要通過提高頻率和增大緩存來實現(xiàn)，前者會導(dǎo)致芯片功耗的提升，后者則會讓芯片晶體管規(guī)模激增，造成芯片成本大幅度上揚。盡管代價高昂，這兩種措施也只能帶來小幅度性能提升。而如果引入多核技術(shù)，便可以在較低頻率、較小緩存的條件下達(dá)到大幅提高性能的目的。相比大緩存的單核產(chǎn)品，耗費同樣數(shù)量晶體管的多核心處理器擁有更出色的效能，同樣在每瓦性能方面，多核設(shè)計也有明顯的優(yōu)勢。

正因為如此，當(dāng)IBM于2001年率先推出雙核心產(chǎn)品之后，其他高端RISC處理器廠商也迅速跟進(jìn)，雙核心設(shè)計由此成為高端RISC處理器的標(biāo)準(zhǔn)。而X86業(yè)界直到去年中期才開始嘗試推出雙核產(chǎn)品，預(yù)計實現(xiàn)全面普及要等到2006-2007年。

此時，RISC業(yè)界又朝向多核、多線程的方向發(fā)展，四核心、八核心設(shè)計紛紛登臺亮相，并行線程數(shù)量多達(dá)32條，并且開始從通用多核體系轉(zhuǎn)向簡化核以及專用化的DSP，實現(xiàn)性能的跨越性提升—這些新設(shè)計和新方向也都將被X86業(yè)界所借鑒。