摘要：控制處理模塊是UHF RFID讀寫器電路的一個(gè)重要組成部分，該模塊電路的設(shè)計(jì)及實(shí)現(xiàn)是當(dāng)前UHFRFID系統(tǒng)一個(gè)研究的熱點(diǎn)。基于此，對UHF RFID系統(tǒng)讀寫器的控制處理模塊電路的組成結(jié)構(gòu)、實(shí)現(xiàn)方式，特別是微處理器的選用進(jìn)行了比較分析和綜述，指出了基于SOPC設(shè)計(jì)理念、NiosⅡ嵌入式軟核處理器的控制處理模塊設(shè)計(jì)符合電子系統(tǒng)設(shè)計(jì)的發(fā)展潮流和趨勢，具有市面上其它設(shè)計(jì)方案不可比擬的優(yōu)勢。

UHF RFID系統(tǒng)讀寫器硬件電路主要由控制處理模塊及其外圍電路、射頻收發(fā)模塊及天線組成，其中控制處理模塊和射頻收發(fā)模塊是讀寫器硬件系統(tǒng)的核心?？刂铺幚砟K又可分為基帶處理單元和控制單元，目前國內(nèi)市面上的UHF RFID系統(tǒng)讀寫器控制處理模塊硬件的主流設(shè)計(jì)方案是以ASIC(專用集成電路)組件、微處理器來實(shí)現(xiàn)。

1 控制處理模塊的硬件設(shè)計(jì)

UHF RFID系統(tǒng)讀寫器的控制處理模塊主要完成對射頻收發(fā)模塊的控制，實(shí)現(xiàn)對高頻信號的配置、編碼、解碼、校驗(yàn)、防碰撞、協(xié)議控制，承擔(dān)讀寫器與外部設(shè)備或主機(jī)之間的應(yīng)用接口等功能。目前，一是在同一片高集成度、高性能單片機(jī)、ARM、DSP或FPGA中實(shí)現(xiàn)控制處理模塊的控制單元與基帶處理單元，完成相關(guān)功能，其次是將控制單元與基帶處理單元分離，采用單片機(jī)+單片機(jī)、單片機(jī)+DSP、單片機(jī)+FPGA、DSP+FPGA、ARM+FPGA等多控制器結(jié)構(gòu)的實(shí)現(xiàn)方法，前者實(shí)現(xiàn)控制單元的協(xié)議解析、防碰撞等，后者實(shí)現(xiàn)基帶處理單元的編碼、解碼、濾波、校驗(yàn)等，這些基于高端微處理器的讀寫器占據(jù)了市場的主要份額。

1.1 控制單元與基帶處理單元結(jié)合在一起實(shí)現(xiàn)控制處理模塊

此時(shí)，微處理器的選擇至關(guān)重要，要求有相對高的速度、比較高的穩(wěn)定性和豐富的I/O設(shè)備端口，而且還要有相對低的功耗。

1.1.1 采用單片機(jī)

目前單片機(jī)常用的有MCS-51系列、PIC系列等器件，以8位、16位為主，一般沒有操作系統(tǒng)，采用單片機(jī)實(shí)現(xiàn)控制處理模塊，電路設(shè)計(jì)比較簡單、成本較低，有很強(qiáng)的接口性能。文獻(xiàn)控制處理模塊就是由C8051F340單片機(jī)及其最小系統(tǒng)組成，負(fù)責(zé)通過USB接口接收上位機(jī)發(fā)送的指令，解析指令并對射頻收發(fā)芯片AS3992進(jìn)行控制，將AS3992的反饋信息傳輸給上位機(jī)。文獻(xiàn)利用單片機(jī)C8051F120實(shí)現(xiàn)控制處理模塊，完成信號的編解碼、數(shù)據(jù)處理、與上位機(jī)通信并響應(yīng)其命令等功能。存在的問題是單片機(jī)能實(shí)現(xiàn)的功能比較簡單，邏輯接口數(shù)據(jù)量較少，功能的擴(kuò)展能力不強(qiáng)，數(shù)據(jù)處理速度相對較低，實(shí)時(shí)性不夠，因此適合控制需求相對簡單的場合，與現(xiàn)在產(chǎn)品網(wǎng)絡(luò)化、智能化存在一定的差別。

1.1.2 采用ARM處理器

ARM系列處理器可靠性、安全性高，功耗低，速度快、處理能力強(qiáng)，接口資源豐富，擴(kuò)展能力強(qiáng)、兼容性好，同時(shí)可加載Linux、WinCE等復(fù)雜操作系統(tǒng)，具有較強(qiáng)的事務(wù)管理功能，屬于高性能的處理器。通常選擇ARM7/ARM9/ARM11處理器實(shí)現(xiàn)控制處理模塊，基帶信號的配置、編解碼、數(shù)據(jù)校驗(yàn)、協(xié)議控制、多標(biāo)簽的訪問以及防沖突過程等通過軟件編程實(shí)現(xiàn)，交由ARM處理器進(jìn)行控制，具有較好的實(shí)時(shí)性，無需外接存儲器，在滿足要求的同時(shí)，可降低成本，缺點(diǎn)是成本相對于單片機(jī)較高。文獻(xiàn)選用三星公司基于ARM11的S3C6410微處理器通過移植Linux操作系統(tǒng)、軟件編程來實(shí)現(xiàn)控制處理模塊，完成設(shè)備驅(qū)動(dòng)，PIE編碼、FM0解碼、CRC校驗(yàn)等數(shù)據(jù)處理功能。文獻(xiàn)采用三星ARM9微處理器S3C2440A，構(gòu)建最小硬件系統(tǒng)，移植嵌入式 Linux系統(tǒng)，實(shí)現(xiàn)控制處理模塊。

1.1.3 采用DSP

比較高端的讀寫器控制處理模塊常使用DSP芯片，增加讀寫器的靈敏度，擴(kuò)展讀寫距離。DSP芯片信號處理、運(yùn)算能力強(qiáng)大，編譯和執(zhí)行效率非常高，特別適合數(shù)字信號的運(yùn)算、處理，但控制能力一般，綜合應(yīng)用能力不及單片機(jī)。文獻(xiàn)采用DSP芯片TMS320F2812PGFA構(gòu)成整個(gè)系統(tǒng)的控制核心及數(shù)據(jù)處理，負(fù)責(zé)信號的編碼、解碼、液晶顯示和串口通信等的控制。文獻(xiàn)采用DSP芯片ADSP-BF5311實(shí)現(xiàn)控制處理模塊，控制電路的工作狀態(tài)，配置外設(shè)寄存器，接收基帶信號并對其進(jìn)行處理，完成對基帶信號的解碼和校驗(yàn)，產(chǎn)生控制標(biāo)簽狀態(tài)的命令，對其進(jìn)行編碼，并發(fā)送給射頻模塊進(jìn)行調(diào)制和放大，執(zhí)行防沖突處理程序，控制讀寫器與計(jì)算機(jī)的通信，將成功識別的標(biāo)簽ID傳送給計(jì)算機(jī)。

1.1.4 采用FPGA

采用FPGA實(shí)現(xiàn)控制處理模塊相比單片機(jī)、ARM和DSP優(yōu)勢明顯。FPGA時(shí)鐘頻率高，內(nèi)部延時(shí)小，全部控制邏輯由硬件完成，有很高的運(yùn)算處理能力，速度快、效率高，能很好地滿足超高頻讀寫器數(shù)據(jù)傳輸和處理速度快的要求。而且，F(xiàn)PGA能夠進(jìn)行編程、除錯(cuò)、再編程的重復(fù)操作，縮短開發(fā)生產(chǎn)周期。文獻(xiàn)控制處理模塊選用FPGA器件XC6SLX16來實(shí)現(xiàn)，采用自上向下的設(shè)計(jì)方法用Verilog HDL語言設(shè)計(jì)出包括PIE編碼模塊，F(xiàn)M0解碼模塊、CRC校驗(yàn)?zāi)K，并串轉(zhuǎn)換模塊，防碰撞模塊、濾波器、協(xié)議控制模塊和通信接口模塊在內(nèi)的整個(gè)數(shù)字基帶系統(tǒng)。文獻(xiàn)利用FPGA片內(nèi)SOPC設(shè)計(jì)NiosⅡ嵌入式軟核處理器作為讀寫器控制處理模塊的控制單元，完成時(shí)序控制，狀態(tài)轉(zhuǎn)換等，包括發(fā)送鏈路的 PIE編碼模塊、CRC-5校驗(yàn)?zāi)K、信道濾波器模塊和接收鏈路的FM0解碼模塊、CRC-16校驗(yàn)?zāi)K、防碰撞模塊等。

1.2 控制單元與基帶處理單元分離實(shí)現(xiàn)控制處理模塊

采用控制單元與基帶處理單元分離的結(jié)構(gòu)更能體現(xiàn)模塊化設(shè)計(jì)思想，更有利于進(jìn)行并行設(shè)計(jì)，實(shí)現(xiàn)分工協(xié)作，縮短開發(fā)周期?；鶐幚韱卧瓿苫鶐盘柕木幋a、解碼、校驗(yàn)以及濾波等，控制單元采用單片機(jī)、DSP、ARM等微處理器，結(jié)合相應(yīng)的軟件實(shí)現(xiàn)與后端應(yīng)用系統(tǒng)之間的通信，控制與電子標(biāo)簽的通信過程，實(shí)現(xiàn)沖突仲裁以及多標(biāo)簽識別，數(shù)據(jù)的加密和解密，進(jìn)行讀寫器與電子標(biāo)簽之間的身份驗(yàn)證，對外部設(shè)備(如鍵盤、顯示器等)的控制等。

1.2.1 控制器+ARM

文獻(xiàn)采用三星ARM9芯片S3C2440作為控制單元的微處理器，其外圍電路包括屏幕、鍵盤、存儲系統(tǒng)以及對外通信接口等，嵌入Linux操作系統(tǒng)。通過與上位機(jī)的通信接口完成與應(yīng)用系統(tǒng)軟件的通信，執(zhí)行各種指令，控制基帶電路及射頻前端的工作狀態(tài);執(zhí)行防碰撞算法，實(shí)現(xiàn)多標(biāo)簽無漏識別。采用ATMEL公司ARM7芯片AT91SAM7S256作為基帶處理單元的MCU，完成控制單元命令的解析，控制射頻前端電路的工作狀態(tài);對發(fā)送的基帶信號進(jìn)行編碼和對接收的數(shù)字信號進(jìn)行解碼。

1.2.2 控制器+DSP

選擇單片機(jī)或ARM作控制器加上DSP芯片實(shí)現(xiàn)控制處理模塊。文獻(xiàn)提出了一種以單片機(jī)為控制器，利用DSP處理防碰撞算法的UHF RFID讀寫器設(shè)計(jì)方案。DSP用來實(shí)現(xiàn)防碰撞算法，速度快、減少了控制器的負(fù)擔(dān)。這種方案的優(yōu)點(diǎn)是結(jié)構(gòu)比較簡單可靠，缺點(diǎn)是系統(tǒng)設(shè)計(jì)成本較高。

1.2.3 控制器+FPGA

采用單片機(jī)、ARM或DSP作控制器加FPGA進(jìn)行設(shè)計(jì)實(shí)現(xiàn)控制處理模塊。FPGA實(shí)現(xiàn)硬件數(shù)據(jù)的編解碼和CRC校驗(yàn)，信號處理速度快、實(shí)時(shí)性好，可以分擔(dān)控制器的任務(wù)，降低對控制器性能的要求，簡化軟件設(shè)計(jì)。缺點(diǎn)是需要給FPGA外接存儲器，系統(tǒng)設(shè)計(jì)成本較高。文獻(xiàn)的控制處理模塊就是采用單片機(jī)+FPGA結(jié)構(gòu)并協(xié)同工作的設(shè)計(jì)方案，編碼、解碼、CRC以及時(shí)鐘分頻等基帶處理由FPGA來實(shí)現(xiàn)，利用Verilog HDL語言進(jìn)行編寫，速度快，電路形式簡單，移植方便。單片機(jī)實(shí)現(xiàn)對FPGA的控制以及與FPGA進(jìn)行數(shù)據(jù)信息的交換，與PC機(jī)的通信，接收PC機(jī)命令或者從本系統(tǒng)鍵盤輸入的命令，并將命令下傳到FPGA，由FPGA完成對射頻卡的操作，接收從FPGA傳回的操作結(jié)果并在LCD上加以顯示，控制射頻收發(fā)模塊中TR1000芯片的工作方式。文獻(xiàn)采用ARM9+FPGA結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)基帶信號處理。ARM9處理器S3C2440A做主控芯片，擔(dān)負(fù)在 WinCE6.0系統(tǒng)下對讀寫標(biāo)簽操作的控制;FPGA采用Alte ra公司的EPZCST144芯片，控制和CC1101射頻模塊的通信，實(shí)現(xiàn)基帶信號處理及協(xié)議解析，包括基帶信號PIE編碼模塊，回波信號FM0解碼模塊，標(biāo)簽操作功能模塊，基于標(biāo)簽預(yù)測模型和抽樣定理的多標(biāo)簽識別防碰撞算法模塊，全數(shù)字鎖相環(huán)模塊和通信接口功能模塊。文獻(xiàn)控制處理模塊采用了低功耗 DSP與FPGA相結(jié)合的構(gòu)架，在DSP芯片中實(shí)現(xiàn)協(xié)議命令處理、防碰撞算法、系統(tǒng)控制，根據(jù)通信協(xié)議的要求接收發(fā)送指令，并且完成與上位機(jī)的通信。在 FPGA芯片中完成協(xié)議的編解碼、校驗(yàn)、協(xié)議語法的添加、去除以及與射頻模塊的數(shù)據(jù)交換。文獻(xiàn)采用軟核處理器+FPGA相結(jié)合的構(gòu)架，基于嵌入式軟核的設(shè)計(jì)方式。運(yùn)用SOPC技術(shù)，在Altera系列FPGA芯片中嵌入NiosⅡ軟核處理器，根據(jù)UHF協(xié)議特點(diǎn)，基于ISO/IEC18000-6C標(biāo)準(zhǔn)，自定義外設(shè)，完成包括PIE編碼、FM0解碼、CRC校驗(yàn)、防碰撞、協(xié)議控制和UART等模塊的基帶處理電路的設(shè)計(jì)及基帶信號數(shù)據(jù)處理功能。

2 結(jié)束語

目前國內(nèi)外市場上讀寫器控制處理模塊硬件的主流設(shè)計(jì)方案都是以嵌入式微處理器為核心。但市場對射頻識別技術(shù)的應(yīng)用需求在不斷變化，對讀寫器功能的要求在不斷提升。要求讀寫器具備豐富的擴(kuò)展接口，可以獨(dú)立工作，具有通過網(wǎng)絡(luò)或者串口、USB等傳輸信息的能力，要求控制處理模塊的處理器能夠在數(shù)據(jù)處理、兼容性方面有強(qiáng)大的功能。

NiosⅡ軟核處理器雖然與常見的微處理器很類似，在一片芯片上包含了處理器、存儲器，以及I/O電路等功能模塊，但它最大的特點(diǎn)是它是一個(gè)軟核、可配置的系統(tǒng)。設(shè)計(jì)者可以根據(jù)需求構(gòu)建32位的NiosⅡ處理器，并能對其外圍設(shè)備進(jìn)行靈活配置，靈活設(shè)計(jì)系統(tǒng)的外設(shè)與接口，能及時(shí)驗(yàn)證系統(tǒng)的功能，能很好地滿足數(shù)據(jù)處理、兼容性等上述方面的要求。因此，基于NiosⅡ軟核處理器的控制處理模塊的設(shè)計(jì)成為了當(dāng)前UHF RFID系統(tǒng)讀寫器研究的一個(gè)熱點(diǎn)。它充分借鑒了市面上其它成熟的技術(shù)方案，總結(jié)和吸收了其它方案的優(yōu)缺點(diǎn)，與傳統(tǒng)設(shè)計(jì)相比簡化了UHF RFID系統(tǒng)讀寫器設(shè)計(jì)，提高了讀寫器控制協(xié)調(diào)能力、抗干擾強(qiáng)度、降低功耗，降低了成本，符合電子系統(tǒng)設(shè)計(jì)的發(fā)展潮流和趨勢。