摘要：為減小基準(zhǔn)電壓源的誤差，提高集成電路精度，設(shè)計(jì)了一種基于JTAG接口的熔絲燒斷修調(diào)電路，著重分析JTAG接口及修調(diào)技術(shù)的具體實(shí)現(xiàn)。通過(guò)調(diào)整電路內(nèi)部結(jié)構(gòu)，使基準(zhǔn)電壓在-40到85度的范圍內(nèi)誤差不超過(guò)100ppm，并通過(guò)流片驗(yàn)證了該設(shè)計(jì)的可行性。

集成電路的工藝偏差問(wèn)題是設(shè)計(jì)高精度電路的主要障礙之一，為提高芯片的合格率，引進(jìn)修調(diào)技術(shù)已成為實(shí)現(xiàn)高精度集成電路的必要手段。目前，常用修調(diào)技術(shù)包括電阻薄膜激光修調(diào)、熔絲燒斷修調(diào)、二極管短路修調(diào)和內(nèi)嵌非揮發(fā)性存儲(chǔ)單元的修調(diào)技術(shù)等。熔絲燒斷修調(diào)通常采用大電流將熔絲電阻燒斷，當(dāng)修調(diào)開(kāi)關(guān)少時(shí)，可引入額外的修調(diào)PAD并直接在PAD處燒寫(xiě)，再使用譯碼器。但當(dāng)修調(diào)開(kāi)關(guān)多時(shí)，附加的PAD會(huì)占用較大的芯片面積，為減少附加引腳或修調(diào)PAD，可使用移位寄存器通過(guò)串行接口輸入數(shù)據(jù)并在芯片內(nèi)部設(shè)計(jì)修調(diào)電路。為找到一組合適的開(kāi)關(guān)碼并將其固定，電路需有移位搜索、燒寫(xiě)及燒寫(xiě)后讀值等工作模式。多重模式選擇勢(shì)必增加外部控制引腳，為減小芯片面積，決定采用JTAG接口來(lái)實(shí)現(xiàn)對(duì)串行輸入式熔絲燒斷修調(diào)電路的控制，通過(guò)TAP控制器及指令寄存器來(lái)控制修調(diào)模式選擇。本文給出了一種基于JTAG接口的內(nèi)建修調(diào)電路的設(shè)計(jì)方法，此次設(shè)計(jì)采用華虹0.35umBCD工藝實(shí)現(xiàn)并進(jìn)行了流片驗(yàn)證，結(jié)果表明該電路完全實(shí)現(xiàn)了設(shè)計(jì)功能。

1 JTAG接口電路的設(shè)計(jì)

JTAG(Joint Test Action Group)聯(lián)合測(cè)試行動(dòng)小組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議(IEEE 1149.1兼容)，主要用于芯片內(nèi)部測(cè)試。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。本設(shè)計(jì)所需的JTAG接口由以下幾部分組成：TAP控制器、指令寄存器及數(shù)據(jù)寄存器(這里指修調(diào)開(kāi)關(guān)寄存器)，可以從圖1中更直觀的看出。

1.1 TAP控制器的設(shè)計(jì)

TAP控制器是一個(gè)同步狀態(tài)機(jī)，把接收到的TMS和TCK信號(hào)譯碼，產(chǎn)生所需要的操作控制序列，控制電路進(jìn)入相應(yīng)的測(cè)試方式。設(shè)輸入為tms，輸出為state(即當(dāng)前狀態(tài))，定義next_state為下一狀態(tài)。

編寫(xiě)程序及測(cè)試代碼，涵蓋所有TAP控制器的狀態(tài)，從圖2的仿真結(jié)果中可以看出，隨著時(shí)鐘變化，state的狀態(tài)在變化，TAP控制器的狀態(tài)按照如下順序變化：TEST_RESET，TEST_IDLE，SELECT_IR，CAPTURE_IR，SHIFT_IR，EXIT1_IR，UPDATA_IR，SELECT_DR，CAPTURE_DR，SHIFT_DR，EXIT1_DR，UPDATA_DR，SELECT_DR，SELECT_IR，TEST_IDLE，回到TEST_RESET狀態(tài)，與測(cè)試代碼一致。

1.2 指令寄存器

指令寄存器是JTAG模型結(jié)構(gòu)的重要組成部分，其操作必須符合相關(guān)要求。本次通過(guò)取用指令寄存器的非公共指令部分定義新的指令用以控制修調(diào)電路的模式選擇，設(shè)計(jì)中指令寄存器實(shí)際上是兩個(gè)等長(zhǎng)的寄存器，即移位寄存器和輸出寄存器。在SHIFT_IR狀態(tài)下，數(shù)據(jù)由TDI移入移位寄存器，在更新IR狀態(tài)下，數(shù)據(jù)由移位寄存器加載到輸出寄存器。目的是避免在移位過(guò)程中出現(xiàn)過(guò)渡數(shù)據(jù)影響系統(tǒng)功能。

1.3 數(shù)據(jù)寄存器

在本設(shè)計(jì)中需要用到一個(gè)修調(diào)開(kāi)關(guān)寄存器，利用Spice軟件進(jìn)行設(shè)計(jì)，具體設(shè)計(jì)見(jiàn)第3節(jié)。但在驗(yàn)證JTAG接口功能時(shí)，需要模擬一個(gè)修調(diào)開(kāi)關(guān)寄存器，給予這個(gè)假設(shè)的寄存器

相應(yīng)的輸入信號(hào)。根據(jù)IEEE1149.4邊界掃描標(biāo)準(zhǔn)，測(cè)試邏輯結(jié)構(gòu)中至少要有一個(gè)旁路寄存器(Bypass Register)。通常當(dāng)芯片不在測(cè)試模式的狀態(tài)時(shí)則將JTAG配置為旁路模式。將這些數(shù)據(jù)寄存器置于公用的串行輸入(TDI)和串行輸出(TDO)之間，由指令寄存器控制掃描路徑。

2 修調(diào)電路的設(shè)計(jì)

本次設(shè)計(jì)的核心是16位熔絲燒斷修調(diào)控制電路，修調(diào)的對(duì)象是電壓值為2.5000V的帶隙基準(zhǔn)，可應(yīng)用于帶隙基準(zhǔn)電壓源芯片或包含帶隙基準(zhǔn)的系統(tǒng)級(jí)芯片內(nèi)部。通過(guò)修調(diào)使得在-40到85度的溫度范圍內(nèi)，在各工藝角下電壓與溫度關(guān)系的仿真結(jié)果為呈現(xiàn)出近似拋物線的形狀。

修調(diào)電路的總體結(jié)構(gòu)如圖3所示;端口包括TCK_DR、RST_N、TDI、SHIFT/LOAD、VCC_TRIM以及PRG_EN。其中TCK_DR采用獨(dú)立時(shí)鐘以避免和TCK保持一致時(shí)，修調(diào)開(kāi)關(guān)寄存器在不需要的情況下工作時(shí)移位和燒寫(xiě)引起的偏差。端口SHIFT/LOAD是數(shù)據(jù)選擇器的選擇端，控制信號(hào)由LOAD指令譯碼產(chǎn)生，只有在TAP為CAPTURE_DR狀態(tài)且指令為READ_FUSE時(shí)為0，當(dāng)指令為READ_FUSE且TAP狀態(tài)為SHIFT_DR時(shí)移位，此時(shí)TCK_DR是有效的。VCC_TRIM為燒寫(xiě)電源，PRG_EN為燒寫(xiě)使能。電路首先進(jìn)入的是移位搜索模式，將數(shù)據(jù)送入修調(diào)寄存器內(nèi)，搜索16個(gè)數(shù)字開(kāi)關(guān)對(duì)應(yīng)的值，只有在指令為L(zhǎng)OAD_DS，且TAP狀態(tài)為SHIFT_DR時(shí)移位。之后進(jìn)入燒寫(xiě)模式，在燒寫(xiě)控制端有效時(shí)(PRG_EN只有在指令為TRIM且TAP狀態(tài)為UPDATE_ IR時(shí)才為1)，逐位依序進(jìn)行燒寫(xiě)(燒斷熔絲)。最后讓其進(jìn)入燒寫(xiě)結(jié)果讀出模式，從TRIM_SD0端讀出燒寫(xiě)的結(jié)果，如果正確，電路則進(jìn)入正常工作狀態(tài)。

如圖4為熔絲燒斷控制電路。

本次采用的HHNEC工藝中的熔絲器件叫Fuse，是多晶材料做成的，初始電阻為40 Ω。當(dāng)Fuse連入電路中時(shí)，通過(guò)計(jì)算熔絲燒斷過(guò)程中流過(guò)Fuse上的電流應(yīng)為125 mA，并且燒寫(xiě)使能需要持續(xù)5 ms的高電平才能燒斷。當(dāng)燒寫(xiě)控制端PRG_EN有效，且Qi為1時(shí)，M1管導(dǎo)通，此時(shí)電路中要流過(guò)相當(dāng)大的電流。熔絲燒斷位所對(duì)應(yīng)的二進(jìn)制值為1，未燒斷則為0。

3 仿真驗(yàn)證

整體功能的驗(yàn)證是通過(guò)在虛擬機(jī)環(huán)境下運(yùn)行AdvanceMS軟件進(jìn)行混合仿真完成的?；旆碌臄?shù)字部分主要是JTAG模塊，模擬部分則通過(guò)Spice文件生成網(wǎng)表。在溫度為22.5度時(shí)，經(jīng)過(guò)測(cè)試找到了一組滿足基準(zhǔn)電壓要求的開(kāi)關(guān)組合為0X7FC0。在-40和85度溫度下經(jīng)驗(yàn)證仿真結(jié)果與22.5度時(shí)的相同。

4 結(jié)論

本文基于華虹0.35 μm BCD工藝成功實(shí)現(xiàn)了一種基于JTAG接口的內(nèi)建熔絲燒斷修調(diào)電路的設(shè)計(jì)。實(shí)現(xiàn)了外部控制器對(duì)電壓源內(nèi)部電阻串結(jié)構(gòu)的控制，通過(guò)改變電開(kāi)關(guān)組合從而調(diào)整電壓值。利用ADMS軟件進(jìn)行混合仿真調(diào)試，最后得到一組滿足要求的開(kāi)關(guān)組合0X7FC0，在-40、22.5和85度下，誤差不超過(guò)0.000 2 V。此設(shè)計(jì)已應(yīng)用在一種回路供電儀表專用芯片中，且芯片已流片成功，因此設(shè)計(jì)具有實(shí)際意義。

采用JTAG接口設(shè)計(jì)有效地減小了芯片面積，與激光修調(diào)相比，降低了設(shè)備費(fèi)用成本，并且實(shí)現(xiàn)多個(gè)芯片同時(shí)測(cè)試及放入溫箱中同時(shí)進(jìn)行修調(diào)，降低了芯片的修調(diào)時(shí)間，提高了工作效率。