可編程邏輯器件(PLD)的兩種主要類型是現場可編程門陣列(FPGA)和復雜可編程邏輯器件(CPLD)。根據半導體行業(yè)協會提供的數據，PLD現在是半導體行業(yè)中增長最快的領域之一，高性能PLD現在已經從采用最先進的標準單元技術制造的固定邏輯器件手中奪得部分市場份額。而消費電子則是PLD正在快速增長的應用領域。

PLD行業(yè)最近出現了很多新變化。以往，PLD更多是用在一些特殊產品中，例如低成本原型，或者像路由器這樣的小批量產品。而今天，PLD則更多涉足消費電子領域。

PLD快速滲透消費電子市場

在摩爾定律的作用下，隨著電子技術向新一代技術發(fā)展，即便在大批量產品的設計中，可編程器件也將變得越來越有競爭力，這正是賽靈思公司在2007年擴大亞太區(qū)總部新加坡研發(fā)設計團隊的原因之一，擴大后的研發(fā)團隊還將針對大批量、低成本的應用設計FPGA。其中一個新項目就是開發(fā)低端的、大批量的FPGA，專門針對消費市場。目前，賽靈思的產品已經用在數字高清電視、高級機頂盒與電纜等設備中。眾所周知，消費市場的產品如今主要是在亞洲生產，消費電子產品的吸引力越來越大，這種吸引力主要來自亞洲用戶的需求。

預計2008年又將是一個快速增長的年份，特別是在消費和汽車領域。平板顯示是電子行業(yè)中另一個增長最快的領域，根據iSuppli的數據，全球液晶電視和等離子電視的出貨量到2009年將達到近8000萬臺。FPGA在支持這些顯示技術背后的眾多關鍵技術方面扮演了關鍵角色，平板顯示市場成為賽靈思公司快速增長的市場之一。

隨著便攜式電子設備制造商不斷向市場推出新產品，移動設備也為PLD帶來巨大的機會。今天的設計人員越來越多地將視野轉向ASIC(專用集成電路)和 ASSP(專用標準產品)的固定架構之外，以充分利用可編程邏輯內在的設計靈活性和上市時間優(yōu)勢。除了需要更高的性能以外，消費者現在還需要更高的易用性 ——iPhone就是一個很好的例子。PLD使得設計人員能夠利用易用性特點使產品在市場上脫穎而出，同時還可以加快產品推向市場的速度。遵循摩爾定律的穩(wěn)定行進，PLD現在可以同時滿足這一快速增長的移動設備市場對成本和功耗方面的苛刻要求。

FPGA產品凸顯性能優(yōu)勢

賽靈思有兩個系列產品是面向消費應用的：Spartan-3系列FPGA和 CoolRunner-II CPLD。Spartan系列提供了多個面向領域優(yōu)化的FPGA平臺來滿足成本效率方面的需求。而競爭廠商對于所有應用僅提供一種平臺，單一平臺的問題是客戶需要為芯片上特定應用并不需要的電路支付一定的成本，因此成本效率低。

Spartan-3A以及更新的系列產品提供了豐富的功能來降低客戶的總體系統成本，并將所需要的電源軌數量減少到兩個，而我們最接近的競爭對手的產品也需要四個電源軌。電源軌越多，就意味著需要更多的穩(wěn)壓器和分立器件，也就意味著設計更復雜，電路板成本更高。

賽靈思的FPGA產品比競爭產品擁有更寬的供電電壓范圍，而窄供電電壓范圍需要成本更高的穩(wěn)壓器。賽靈思FPGA器件通過高度集成可支持業(yè)界最廣泛的 I/O標準選擇，因此在許多設計中不再需要外圍器件，從而進一步節(jié)約了成本。賽靈思提供業(yè)界最廣泛的FPGA器件和封裝選擇。對于大多數消費應用，賽靈思提供的MicroBlaze針對嵌入式和控制應用的微處理器進一步減少了對外部MCU(微控制器)的需要，免費的RTOS(實時多任務操作系統)支持(如 uCLinux)可幫助客戶將總體成本降到最低。Spartan-3A平臺系列器件支持系列內器件以及與Spartan-3AN系列器件的引腳對引腳 (pin-to-pin)移植，這在FPGA行業(yè)還是首創(chuàng)。客戶不需要重新設計電路板就可以采用不同密度范圍的器件。

Spartan還是第一個支持客戶專用I/O接口的FPGA，如目前數字顯示領域常用的TMDS(最小化傳輸差分信號)和RSDS(低擺幅差分信號傳輸)。根據我們的經驗，大多數消費應用需要的FPGA密度范圍都在160萬門上下。賽靈思的CoolRunner-II CPLD是全球成本最低的低功耗CPLD，并且采用了最小的晶圓規(guī)模封裝(如4mm×4mm)。

低功耗堪與專用電路匹敵

對于數字顯示、機頂盒和無線路由器等大多數消費應用來說，低的待機和靜態(tài)功耗非常重要。Spartan-3A提供了比競爭產品更多的節(jié)電工作模式。懸掛節(jié)電模式下FPGA可快速喚醒，不需要等待配置時間，同時可節(jié)省待機電耗高達80%。休眠模式可節(jié)省待機電耗高達99%，這一水平是最接近競爭對手產品所采用的停止時鐘所不能夠達到的。即使對最接近的競爭廠商來說，為了仿真實現上述兩種模式，他們都需要采用外部電源管理芯片。

而Spartan-3A的電源軌設計就考慮到將外部器件的使用減到最少，如去耦濾波電路、鉭電容和鐵氧體磁珠(Ferrite Bead)等，因此可以降低系統成本和功耗。高度集成的I/O不再需要驅動器、緩沖器和電平移位器，從而可進一步節(jié)約功耗。在低功耗模式下，FPGA供電電壓可降低至1伏，而對于競爭產品來說實現這一點非常具有挑戰(zhàn)性，代價也比較昂貴。在最近的功耗基準測試中，Spartan-3A的靜態(tài)功耗比競爭對手 65納米系列的產品還低。功率驅動的編譯器和軟件優(yōu)化也會幫助客戶在設計中進一步降低功耗。未來，FPGA軟件、工藝和高級低功耗模式相結合的組合技術將會使功耗能夠與ASIC和ASSP器件的功耗相匹敵。