摘要：一種應用于汽車渦輪增壓器葉片溫度檢測的雙通道數據采集卡，該卡由峰值檢測、串行A/D構成模擬電路和由FPGA構成整個數字電路而組成。重點設計了FPGA內部串并轉換電路和FIFO，經仿真和實驗驗證，串并轉換和FIFO的應用大大簡化了采集卡的復雜程度，提高了系統的可靠性和穩(wěn)定性，在信號高速處理方面具有一定的應用價值。

0 引言

渦輪增壓近年來是一個熱門話題，早些年主要是大眾汽車推出了一些渦輪增壓車型，比如寶來、帕薩特車型就都是渦輪增壓的典型代表。最近兩年，渦輪增壓有方興未艾之勢，不僅大眾以及通用品牌推出了小排量的1.4TSI渦輪增壓和1.6T渦輪增壓動力，就連一些自主品牌也紛紛大打渦輪增壓的好牌。

渦輪增壓實際上是一種空氣壓縮機，通過壓縮空氣來增加進氣量。它是利用發(fā)動機排出的廢氣慣性沖力來推動渦輪室內的渦輪，渦輪又帶動同軸的葉輪，葉輪壓送由空氣濾清器管道送來的空氣，使之增壓進入氣缸。當發(fā)動機轉速增快，廢氣排出速度與渦輪轉速也同步增快，葉輪就壓縮更多的空氣進入氣缸，空氣的壓力和密度增大可以燃燒更多的燃料，相應增加燃料量和調整發(fā)動機的轉速，就可以增加發(fā)動機的輸出功率了。

汽車上安裝的渦輪增壓器在全負荷工作狀態(tài)下其轉速可達每分鐘8萬到12萬轉。工作溫度高達600～900℃，如圖1。而渦輪葉片會產生1000℃的高溫，可以說它的工作條件最為惡劣。

看到這些渦輪增壓工作時的照片，就不難理解配置渦輪增壓發(fā)動機的車為什么容易自燃了，這就是一塊燒紅的鐵，不出事故則已，一旦燃油泄漏，沾上高溫工作中的渦輪增壓器，瞬間高溫會引燃汽油，繼而導致爆炸。為什么會產生這么高的溫度呢?因為渦輪增壓器溫度=廢氣溫度+渦輪快速轉動摩擦溫度+進氣空氣壓縮溫度。不難理解渦輪燒紅是正

常工作狀態(tài)。改善這一工作條件的辦法就是散熱，渦輪本體內部有專門的機油通道(散熱和潤滑)和水道，通過油冷和水冷雙重散熱，降低增壓器的溫度。

1 雙通道渦輪增壓葉片溫度采集卡

針對上述情況，對增壓器散熱尤其重要，所以設計一套根據增壓器工作溫度不同而做相應調整的冷卻系統。這套系統的難點在于對渦輪葉片溫度的采集。在數據采集系統中通常采用并行數據總線方式進行控制信號傳輸和數據交換。在以往的設計中，大量使用中小規(guī)模集成電路及分立元件搭建總線數據采集和控制功能模塊，不僅占用較大的印制板面積，而且設計工作量大，時序控制復雜，采集速度不理想。

將FPGA應用到該系統的設計中可以有效地解決上述問題。FPGA可以實現許多中小規(guī)模集成電路的功能，因此可以有效地減少印制板上功能模塊的面積，同時減少系統體積。利用FPGA的在線編程和仿真功能可以模擬系統各類信號的時序，大大提高設計效率。所以設計了基于FPGA的雙通道溫度數據采集卡，原理框圖如圖2所示。整個采集系統分為采集模塊、高速緩存模塊、邏輯控制及接口模塊三大部分。

采集模塊由信號調理電路、雙通道轉換開關、A/D轉換電路組成;高速緩存模塊由FIFO及其控制電路組成，邏輯控制及接口模塊由FPGA實現。雙通道外部信號先進入調理電路，再經放大、濾波等處理后，在經轉換開關切換后，送到高速A/D進行數據轉換。雙通道模擬信號被順序轉換為數字信號，并按照通道編號的不同在數據后附加通道信息存于FIFO中。整個過程由FPGA控制完成，并通過ISA總線與計算機通訊，利用FIFO允許兩個端口同時訪問的性能，由計算機在高速采集進行的同時將已采集的數據取走，實現數據的高速連續(xù)采集。

2 采集卡的邏輯控制作用

2.1 基于FPGA的連續(xù)采集控制邏輯的實現

高速連續(xù)數據采集系統，需要A/D、高速緩沖及總線接口之間有良好的時序匹配。針對這一問題，本文選用現場可編程邏輯門陣列(FPGA)來解決這一問題。采用FPGA之后不僅大大提高了系統的可靠性，同時也很好地增加了系統的集成度。作為數據采集系統的控制核心，FPGA實現的邏輯功能有：產生A/D的工作時序、實現控制字所對應的功能、控制數據的存儲和傳輸、提供總線的接口邏輯。其內部的邏輯模塊可以分為時鐘分頻模塊、傳輸控制及數據存儲模塊、總線邏輯接口模塊三部分。FPGA對應的邏輯結構如圖3所示。

命令狀態(tài)控制邏輯是整個FPGA的指揮中心。它主要工作在于控制A/D轉換過程、采樣方式控制、時鐘分頻、串并轉換和FIFO讀寫控制，使采集卡工作時獨立于計算機，降低對系統資源的占用。這個過程中，時鐘分頻模塊采用一個高精度時鐘源經計數器分頻得到的脈沖序列來實現采樣方式控制、串并轉換、FIFO讀/寫時鐘控制，分頻數由參數設置。傳輸控制及數據存儲模塊，由串行AD轉換出來的數據經FPGA進行串行到并行轉化，轉化后的并行數據再送到FPGA內部FIFO存儲單元中，以備計算機實時讀取。總線邏輯接口模塊實現整個采集系統同總線的數據交互。在這一模塊中，通過地址譯碼，獲取計算機的讀寫指令，并將這些指令傳送給相應的邏輯模塊和系統元件;采用鎖存器加譯碼電路的方式，將計算機送來的控制字轉化為具體的邏輯控制時序，實現其對應的功能。

2.2 串并轉換

隨著芯片集成度和工藝水平的提高，串行A/D(尤其是高精度串行A/D)轉換芯片正在被廣泛地采用。串行A/D轉換芯片以其引腳數少(常見的8引腳)、集成度高(基本上無需外接其他器件)、價格低、易于數字隔離、易于芯片升級，本設計采用了BB公司生產的12位高速差分輸入微功耗ADS7818，AD轉換后的數據經光電隔離后送入FPGA進行串行到并行轉換后送到FIFO中。采用Quartus II圖形設計輸入方法，圖4所示為串行轉并行原理及仿真圖。

16位串入并出移位寄存器74LS673，寄存器片選端CS的控制是由計數器74161計數13次為一次AD轉換時間起始的，R/W是由別一片74161計數12次來控制寄存器一次串行轉并行讀與寫，SER是A/D轉換的數據輸入端。B0至B11的12位并行數據最后送到FIFOE中。

2.3 高速緩存

如何將A/D轉換后的數據及時完整地經過總線傳送給計算機，是能否實現高速連續(xù)采集的關鍵環(huán)節(jié)。采用FIFO高速緩存技術，可以很好地解決這個問題。FIFO常用于數據的緩存和容納異步信號的頻率或相位的差異，使用FIFO可以在兩個不同的時鐘系統之間快速準確地傳輸實時數據。它是一種特殊功能的存儲器，數據以達到FIFO輸入端口的先后順序依次存儲在存儲器中，并以相同的順序從FIFO的輸出端口送出，所以FIFO內數據的寫入和讀取只受讀/寫時鐘和讀/寫請求信號的控制，而不需要讀/寫地址線，其內部結構如圖5所示。

從硬件角度分析，FIFO存儲器本質是一塊雙端口數據內存，一個端口用于將數據存入FIFO;另一個端口用于將數據從FIFO中取出。FIFO的相關操作可以看作是2個指針的定位，寫指針指向要寫的內存部分，讀指針指向要讀的內存部分。FIFO控制器通過外部的讀/寫信號控制這2個指針移動，并由此產生FIFO空信號或滿信號。所以硬件上來實現FIFO存儲器，一般采用雙端口的SRAM單元來存取數據。利用二進制計數器實現指針對SRAM的存儲器地址的操作。異步FIFO存儲器使用了2個時鐘信號分別控制存儲器的讀操作和寫操作，數據由某一個時鐘域的控制信號寫入FIFO，而由另一個時鐘域的控制信號將數據讀出FIFO。與同步FIFO存儲器相比，它的讀/寫指針的變化由不同的時鐘產生，是完全獨立的，因此其時序控制更為復雜。本文直接調用其FPGA芯片內部可編程的底層硬件資源，完成高速異步FIFO存儲器設計的思路和方法，提出了一種基于Altera公司的cyclone系列FPGA芯片，在OuartusII設計平臺下，編譯實現的高速異步FIFO存儲器模型。圖6所示為參數化雙時鐘FIFO仿真圖。

讀/寫時鐘異步使得FIFO存儲器的輸入和輸出數據速率不相等，在讀操作時鐘頻率高于寫操作時鐘頻率時，可能出現“讀空”狀態(tài);當寫操作時鐘頻率高于讀操作時鐘頻率時，可能出現“寫滿”狀態(tài)。圖6選取第2種情況進行仿真。從波形圖中可以看到存儲器中狀態(tài)信號的變化過程，及輸入和輸出的數據波形，驗證了讀/寫過程的正確性，異步FIFO存儲器的設計符合要求。

3 結束語

本文研究了基于FPGA串行數據的采集和存儲技術，設計了雙通道汽車渦輪增壓葉片溫度數據采集卡，并對該卡數據傳輸和存儲進行了深入的研究和仿真測試，結果均達到理論要求，達到了設計指標。本采集卡在整個冷卻系統中具有舉足輕重的地位，具有很好的應用前景。