用I/O口模擬IIC總線協議遇到的一些問題
加入技術交流群
主要終結一下我在這個過程中遇見的問題
1、在寫完數據（指令或者地址）后 沒有應答信號
一般開始的時序根據手冊里面的時序圖很容易可以寫出，第一個沒有應答，就有可能向從器件寫完數據以后。一般這個時候主要檢查的是，上升沿和下降沿，看手冊里面說的是上升沿讀寫還是下降沿讀寫。我的項目中是上升沿讀寫數據，換一句話說，在上升沿的時候讀寫SDA線上的電平指示；下降沿的時候改變數據，其中有一點需要注意，就是先拉低SCL線產生下降沿，在程序中拉低之后要有一定的延時，因為I/O口穩(wěn)定電平需要一定的時間。不然的話在SDA高的情況下，誤拉低了SCL就會產生一個啟動條件，自然寫入的操作也就失敗了。
2、在讀取數據的時候數據不對
這樣的情況是有數據但是不是有效的數據，一般這個時候就要看模擬的時序是否對了,要明確的在上升沿的時刻讀取數據，而后注意的就是數據移位，每讀取一位數據之后就要移位一個數據位，下面就是一段讀取8位數據的代碼。
for(i=0;i<8;i++)
{
IIC_SCL_HIGH(); //轉換完成，SLAVE器件將數據線拉低，時鐘線產生上升沿讀取高8位數據
REC1=(REC1<<1)+IIC_SDA;
delay_us(5);
IIC_SCL_LOW(); //將時鐘線拉低，等待下一個上升沿的到來
delay_us(5);
}
3、在用I/O操作的過程中，高低電平如何書寫
輸入輸出的I/O口都是有方向的，要注意方向的書寫，推薦的一種寫法就是高電平的寫的時候將I/O配置為輸入，這樣上拉的作用就會向總線輸出高電平，這樣的好處就是可以在寫完之后可以等待從器件對總線的操作，不會產生一定的沖突。下面就是一段高地電平的寫法
#define IIC_SCL_HIGH() IIC_SCL_DIR = PORT_INPUT //時鐘線拉高
#define IIC_SCL_LOW() IIC_SCL_DIR = PORT_OUTPUT;IIC_SCL=0//時鐘線拉低
#define IIC_SDA_HIGH() IIC_SDA_DIR = PORT_INPUT //數據線拉高
#define IIC_SDA_LOW() IIC_SDA_DIR = PORT_OUTPUT;IIC_SDA=0//數據線拉低
評論