P0端口8位中的一位結(jié)構(gòu)圖見下圖：

本文引用地址：http://cafeforensic.com/article/201611/315915.htm

< XMLNAMESPACE PREFIX ="O" />

< XMLNAMESPACE PREFIX ="V" />

由上圖可見，P0端口由鎖存器、輸入緩沖器、切換開關、一個與非門、一個與門及場效應管驅(qū)動電路構(gòu)成。再看圖的右邊，標號為P0.X引腳的圖標，也就是說P0.X引腳可以是P0.0到P0.7的任何一位，即在P0口有8個與上圖相同的電路組成。

下面，我們先就組成P0口的每個單元部份跟大家介紹一下：
先看輸入緩沖器：在P0口中，有兩個三態(tài)的緩沖器，在學數(shù)字電路時，我們已知道，三態(tài)門有三個狀態(tài)，即在其的輸出端可以是高電平、低電平，同時還有一種就是高阻狀態(tài)（或稱為禁止狀態(tài)），大家看上圖，上面一個是讀鎖存器的緩沖器，也就是說，要讀取D鎖存器輸出端Q的數(shù)據(jù)，那就得使讀鎖存器的這個緩沖器的三態(tài)控制端（上圖中標號為‘讀鎖存器’端）有效。下面一個是讀引腳的緩沖器，要讀取P0.X引腳上的數(shù)據(jù)，也要使標號為‘讀引腳’的這個三態(tài)緩沖器的控制端有效，引腳上的數(shù)據(jù)才會傳輸?shù)轿覀?strong>單片機的內(nèi)部數(shù)據(jù)總線上。
D鎖存器：構(gòu)成一個鎖存器，通常要用一個時序電路，時序的單元電路在學數(shù)字電路時我們已知道，一個觸發(fā)器可以保存一位的二進制數(shù)（即具有保持功能），在51單片機的32根I/O口線中都是用一個D觸發(fā)器來構(gòu)成鎖存器的。大家看上圖中的D鎖存器，D端是數(shù)據(jù)輸入端，CP是控制端（也就是時序控制信號輸入端），Q是輸出端，Q非是反向輸出端。
對于D觸發(fā)器來講，當D輸入端有一個輸入信號，如果這時控制端CP沒有信號（也就是時序脈沖沒有到來），這時輸入端D的數(shù)據(jù)是無法傳輸?shù)捷敵龆薗及反向輸出端Q非的。如果時序控制端CP的時序脈沖一旦到了，這時D端輸入的數(shù)據(jù)就會傳輸?shù)絈及Q非端。數(shù)據(jù)傳送過來后，當CP時序控制端的時序信號消失了，這時，輸出端還會保持著上次輸入端D的數(shù)據(jù)（即把上次的數(shù)據(jù)鎖存起來了）。如果下一個時序控制脈沖信號來了，這時D端的數(shù)據(jù)才再次傳送到Q端，從而改變Q端的狀態(tài)。
多路開關：在51單片機中，當內(nèi)部的存儲器夠用（也就是不需要外擴展存儲器時，這里講的存儲器包括數(shù)據(jù)存儲器及程序存儲器）時，P0口可以作為通用的輸入輸出端口（即I/O）使用，對于8031（內(nèi)部沒有ROM）的單片機或者編寫的程序超過了單片機內(nèi)部的存儲器容量，需要外擴存儲器時，P0口就作為‘地址/數(shù)據(jù)’總線使用。那么這個多路選擇開關就是用于選擇是做為普通I/O口使用還是作為‘數(shù)據(jù)/地址’總線使用的選擇開關了。大家看上圖，當多路開關與下面接通時，P0口是作為普通的I/O口使用的，當多路開關是與上面接通時，P0口是作為‘地址/數(shù)據(jù)’總線使用的。

輸出驅(qū)動部份：從上圖中我們已看出，P0口的輸出是由兩個MOS管組成的推拉式結(jié)構(gòu)，也就是說，這兩個MOS管一次只能導通一個，當V1導通時，V2就截止，當V2導通時，V1截止。
與門、與非門：這兩個單元電路的邏輯原理我們在第四課數(shù)字及常用邏輯電路時已做過介紹，不明白的同學請回到第四節(jié)去看看。

前面我們已將P0口的各單元部件進行了一個詳細的講解，下面我們就來研究一下P0口做為I/O口及地址/數(shù)據(jù)總線使用時的具體工作過程。

1、作為I/O端口使用時的工作原理
P0口作為I/O端口使用時，多路開關的控制信號為0（低電平），看上圖中的線線部份，多路開關的控制信號同時與與門的一個輸入端是相接的，我們知道與門的邏輯特點是“全1出1，有0出0”那么控制信號是0的話，這時與門輸出的也是一個0（低電平），與讓的輸出是0，V1管就截止，在多路控制開關的控制信號是0（低電平）時，多路開關是與鎖存器的Q非端相接的（即P0口作為I/O口線使用）。
P0口用作I/O口線，其由數(shù)據(jù)總線向引腳輸出（即輸出狀態(tài)Output）的工作過程：當寫鎖存器信號CP有效，數(shù)據(jù)總線的信號→鎖存器的輸入端D→鎖存器的反向輸出Q非端→多路開關→V2管的柵極→V2的漏極到輸出端P0.X。前面我們已講了，當多路開關的控制信號為低電平0時，與門輸出為低電平，V1管是截止的，所以作為輸出口時，P0是漏極開路輸出，類似于OC門，當驅(qū)動上接電流負載時，需要外接上拉電阻。

下圖就是由內(nèi)部數(shù)據(jù)總線向P0口輸出數(shù)據(jù)的流程圖（紅色箭頭）。內(nèi)容來自單片機之家www.dpj100.com

P0口用作I/O口線，其由引腳向內(nèi)部數(shù)據(jù)總線輸入（即輸入狀態(tài)Input）的工作過程：
數(shù)據(jù)輸入時（讀P0口）有兩種情況
1、讀引腳
讀芯片引腳上的數(shù)據(jù)，讀引腳數(shù)時，讀引腳緩沖器打開（即三態(tài)緩沖器的控制端要有效），通過內(nèi)部數(shù)據(jù)總線輸入，請看下圖（紅色簡頭）。

內(nèi)容來自單片機之家www.dpj100.com

2、讀鎖存器
通過打開讀鎖存器三態(tài)緩沖器讀取鎖存器輸出端Q的狀態(tài)，請看下圖（紅色箭頭）：

在輸入狀態(tài)下，從鎖存器和從引腳上讀來的信號一般是一致的，但也有例外。例如，當從內(nèi)部總線輸出低電平后，鎖存器Q＝0，Q非＝1，場效應管T2開通，端口線呈低電平狀態(tài)。此時無論端口線上外接的信號是低電乎還是高電平，從引腳讀入單片機的信號都是低電平，因而不能正確地讀入端口引腳上的信號。又如，當從內(nèi)部總線輸出高電平后，鎖存器Q＝1，Q非＝0，場效應管T2截止。如外接引腳信號為低電平，從引腳上讀入的信號就與從鎖存器讀入的信號不同。為此，8031單片機在對端口P0一P3的輸入操作上，有如下約定：為此，8051單片機在對端口P0一P3的輸入操作上，有如下約定：凡屬于讀-修改-寫方式的指令，從鎖存器讀入信號，其它指令則從端口引腳線上讀入信號。內(nèi)容來自單片機之家www.dpj100.com
讀-修改-寫指令的特點是，從端口輸入(讀)信號，在單片機內(nèi)加以運算(修改)后，再輸出(寫)到該端口上。下面是幾條讀--修改-寫指令的例子。

ANL P0,#立即數(shù) 內(nèi)容來自單片機之家www.dpj100.com	;P0→立即數(shù)P0
ORL P0,A	;P0→AP0
INC P1	;P1+1→P1
DEC P3	;P3-1→P3
CPL P2	;P2→P2

這樣安排的原因在于讀-修改-寫指令需要得到端口原輸出的狀態(tài)，修改后再輸出，讀鎖存器而不是讀引腳，可以避免因外部電路的原因而使原端口的狀態(tài)被讀錯。
P0端口是8031單片機的總線口，分時出現(xiàn)數(shù)據(jù)D7一D0、低8位地址A7一AO，以及三態(tài)，用來接口存儲器、外部電路與外部設備。P0端口是使用最廣泛的I／O端口。

2、作為地址/數(shù)據(jù)復用口使用時的工作原理
在訪問外部存儲器時P0口作為地址/數(shù)據(jù)復用口使用。
這時多路開關‘控制’信號為‘1’，‘與門’解鎖，‘與門’輸出信號電平由“地址/數(shù)據(jù)”線信號決定；多路開關與反相器的輸出端相連，地址信號經(jīng)“地址/數(shù)據(jù)”線→反相器→V2場效應管柵極→V2漏極輸出。

內(nèi)容來自單片機之家www.dpj100.com

例如：控制信號為1，地址信號為“0”時，與門輸出低電平，V1管截止；反相器輸出高電平，V2管導通，輸出引腳的地址信號為低電平。請看下圖（蘭色字體為電平）：

反之，控制信號為“1”、地址信號為“1”，“與門”輸出為高電平，V1管導通；反相器輸出低電平，V2管截止，輸出引腳的地址信號為高電平。請看下圖（蘭色字體為電平）：

可見，在輸出“地址/數(shù)據(jù)”信息時，V1、V2管是交替導通的，負載能力很強，可以直接與外設存儲器相連，無須增加總線驅(qū)動器。

P0口又作為數(shù)據(jù)總線使用。在訪問外部程序存儲器時，P0口輸出低8位地址信息后，將變?yōu)閿?shù)據(jù)總線，以便讀指令碼（輸入）。

在取指令期間，“控制”信號為“0”，V1管截止，多路開關也跟著轉(zhuǎn)向鎖存器反相輸出端Q非；CPU自動將0FFH（11111111，即向D鎖存器寫入一個高電平‘1’）寫入P0口鎖存器，使V2管截止，在讀引腳信號控制下，通過讀引腳三態(tài)門電路將指令碼讀到內(nèi)部總線。請看下圖

如果該指令是輸出數(shù)據(jù)，如MOVX @DPTR，A（將累加器的內(nèi)容通過P0口數(shù)據(jù)總線傳送到外部RAM中），則多路開關“控制”信號為‘1’，“與門”解鎖，與輸出地址信號的工作流程類似，數(shù)據(jù)據(jù)由“地址/數(shù)據(jù)”線→反相器→V2場效應管柵極→V2漏極輸出。
如果該指令是輸入數(shù)據(jù)（讀外部數(shù)據(jù)存儲器或程序存儲器），如MOVX A，@DPTR（將外部RAM某一存儲單元內(nèi)容通過P0口數(shù)據(jù)總線輸入到累加器A中），則輸入的數(shù)據(jù)仍通過讀引腳三態(tài)緩沖器到內(nèi)部總線，其過程類似于上圖中的讀取指令碼流程圖。

通過以上的分析可以看出，當P0作為地址/數(shù)據(jù)總線使用時，在讀指令碼或輸入數(shù)據(jù)前，CPU自動向P0口鎖存器寫入0FFH，破壞了P0口原來的狀態(tài)。因此，不能再作為通用的I/O端口。大家以后在系統(tǒng)設計時務必注意，即程序中不能再含有以P0口作為操作數(shù)（包含源操作數(shù)和目的操作數(shù)）的指令。