在基于A(yíng)RM的嵌入式應(yīng)用系統(tǒng)中，存儲(chǔ)系統(tǒng)通常是通過(guò)系統(tǒng)控制協(xié)處理器CP15完成的。CP15包含16個(gè)32位的寄存器，其編號(hào)為0~15。

訪(fǎng)問(wèn)CP15寄存器的指令

MCRARM寄存器到協(xié)處理器寄存器的數(shù)據(jù)傳送

MRC協(xié)處理器寄存器到ARM寄存器的數(shù)據(jù)傳送

MCR指令和MRC指令只能在處理器模式為系統(tǒng)模式時(shí)執(zhí)行，在用戶(hù)模式下執(zhí)行MCR指令和MRC指令將會(huì)觸發(fā)未定義指令的異常中斷。

MCR指令

MCR指令將ARM處理器的寄存器中的數(shù)據(jù)傳送到協(xié)處理器寄存器中。如果協(xié)處理器不能成功地執(zhí)行該操作，將產(chǎn)生未定義的指令異常中斷。

指令語(yǔ)法格式

MCR{}

，< opcode_1>，,,{,}

MCR{} p15，0，,,{,}

其中，為指令執(zhí)行的條件碼。當(dāng)忽略時(shí)指令為無(wú)條件執(zhí)行。

< opcode_1>為協(xié)處理器將執(zhí)行的操作的操作碼。對(duì)于CP15協(xié)處理器來(lái)說(shuō)，< opcode_1>永遠(yuǎn)為0b000，當(dāng)< opcode_1>不為0b000時(shí)，該指令操作結(jié)果不可預(yù)知。

作為源寄存器的ARM寄存器，其值將被傳送到協(xié)處理器寄存器中。

作為目標(biāo)寄存器的協(xié)處理器寄存器，其編號(hào)可能是C0，C1，…，C15。

和兩者組合決定對(duì)協(xié)處理器寄存器進(jìn)行所需要的操作，如果沒(méi)有指定，則將為為C0，opcode_2為0，否則可能導(dǎo)致不可預(yù)知的結(jié)果。

The CRm field and opcode_2 field are used to specify a particular action when addressing registers.The opcode_1, opcode_2 and CRm fields should be zero, except when the values specified are used to select the desired operations, in all instructions which access CP15. Using other values will result in unpredictable behavior. Attempting to read from a non-readable register, or writing to a non-writable register will cause unpredictable results.

使用示例

下面的指令從ARM寄存器R4中中將數(shù)據(jù)傳送到協(xié)處理器CP15的寄存器C1中。其中R4為ARM寄存器，存放源操作數(shù)，C1、C0為協(xié)處理器寄存器，為目標(biāo)寄存器，opcode_1為0，opcode_2為0。

MCRp15,0,R4,C1,C0,0

MRC指令

MRC指令將協(xié)處理器的寄存器中的數(shù)值傳送到ARM處理器的寄存器中、如果協(xié)處理器不能成功地執(zhí)行該操作，將產(chǎn)生未定義的指令異常中斷。

指令語(yǔ)法格式

MRC{}

，< opcode_1>，,,{,}

MRC{} p15，0，,,{,}

參數(shù)用法同MCR指令

CP15中的寄存器介紹

Notes:

1.Register location 0 provides access to more than one register. The register accessed depends upon values of the opcode_2 field. See the register description for details.

2.Separate register for instruction and data .See the register description for details.

寄存器0：ID Code Register

This is a read-only register which returns a 32-bit device ID code

這是一個(gè)只讀寄存器，它存放微處理器的標(biāo)識(shí)碼。

The ID code register is accessed by reading CP15 register 0 with the opcode_2 field set to any value other than 1(the CRm field should be zero when reading). For example:

MRCp15, 0, Rd, C0, C0,0

ID Code內(nèi)容如下：

寄存器0：Cache type register

This is a read-only register which contains information about the size and architecture of the caches, allowing operating systems to establish how to perform such operations as cache cleaning and lockdown.

這個(gè)只讀寄存器包含了高速緩存的大小和類(lèi)型。

The cache type register is accessed by reading CP15 register 0 with the opcode_2 field set to 1.for example:

MRCp15, 0, Rd, C0, C0,1; returns cache details

The format of cache type register (寄存器的數(shù)據(jù)格式如下)