四個(gè)驅(qū)動(dòng)單元：
--Cortex™-M3 內(nèi)核DCode總線(D-bus)和系統(tǒng)總線(S-bus)；

--通用DMA1和通用DMA2；

四個(gè)被動(dòng)單元：

--內(nèi)部SRAM；

--內(nèi)部閃存存儲(chǔ)器；

--FSMC；

--AHB到APB 的橋(AHB2APBx)，它連接所有的APB設(shè)備；

ICode總線

--該總線將Cortex™-M3 內(nèi)核的指令總線與閃存指令接口相連接。指令預(yù)取在此總線上完成。

DCode總線

--該總線將Cortex™-M3 內(nèi)核的DCode總線與閃存存儲(chǔ)器的數(shù)據(jù)接口相連接(常量加載和調(diào)試訪問)。

系統(tǒng)總線

--此總線連接Cortex™-M3 內(nèi)核的系統(tǒng)總線(外設(shè)總線)到總線矩陣，總線矩陣協(xié)調(diào)著內(nèi)核和DMA間的訪問。

DMA總線

--此總線將DMA 的AHB 主控接口與總線矩陣相聯(lián)，總線矩陣協(xié)調(diào)著CPU的DCode和DMA到SRAM、閃存和外設(shè)的訪問。

總線矩陣

--總線矩陣協(xié)調(diào)內(nèi)核系統(tǒng)總線和DMA主控總線之間的訪問仲裁，仲裁利用輪換算法。在互聯(lián)型產(chǎn)品中，總線矩陣包含5個(gè)驅(qū)動(dòng)部件(CPU 的DCode 、系統(tǒng)總線、以太網(wǎng)DMA 、DMA1總線和DMA2總線)和3個(gè)從部件(閃存存儲(chǔ)器接口(FLITF)、SRAM和AHB2APB橋)。在其它產(chǎn)品中總線矩陣包含4個(gè)驅(qū)動(dòng)部件(CPU的DCode、系統(tǒng)總線、DMA1總線和DMA2總線)和4個(gè)被動(dòng)部件(閃存存儲(chǔ)器接口(FLITF)、SRAM、FSMC和AHB2APB橋)。

AHB外設(shè)通過總線矩陣與系統(tǒng)總線相連，允許DMA訪問。

AHB/APB橋(APB)

--兩個(gè)AHB/APB橋在AHB和2個(gè)APB 總線間提供同步連接。APB1操作速度限于36MHz ，APB2操作于全速(最高72MHz)。