色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > LPC2103之PLL寄存器

          LPC2103之PLL寄存器

          作者: 時間:2016-11-29 來源:網(wǎng)絡 收藏
          LPC2103PLL寄存器

          /*****************************************************************
          // PLL操作相關的寄存器
          *****************************************************************/

          /* Phase Locked Loop (PLL) */
          /* PLL控制寄存器*/
          #define PLLCON(*((volatile unsigned char *) 0xE01FC080))//PLL控制寄存器
          #define PLLCFG(*((volatile unsigned char *) 0xE01FC084))//PLL配置寄存器
          #define PLLSTAT(*((volatile unsigned short*) 0xE01FC088))//PLL狀態(tài)寄存器
          #define PLLFEED(*((volatile unsigned char *) 0xE01FC08C))
          //PLL feed寄存器,用于鎖存PLLCON和PLLCFG


          PLL Control register (PLLCON - 0xE01F C080)

          寄存器位信號名功能復位值
          0PLLEPLL使能位,為1時使能PLL功能0
          1PLLCPLL連接位,為1時將PLL輸出時鐘連接作為處理器時鐘0
          7:2保留位NA


          PLL Configuration register (PLLCFG - 0xE01F C084)

          寄存器位信號名功能復位值
          4:0MSELPLL倍頻系數(shù)0
          6:5PSELPLL分頻系數(shù)0
          7保留位NA


          PLL Status register (PLLSTAT - 0xE01F C088)

          寄存器位信號名功能復位值
          4:0MSEL回讀PLL當前倍頻系數(shù)0
          6:5PSEL回讀PLL當前分頻系數(shù)0
          7保留位NA
          8PLLE回讀PLL使能位0
          9PLLC回讀PLL連接位0
          10PLOCK反映PLL鎖存狀態(tài),為0時PLL未鎖存,為1時PLL鎖存在要求頻率0
          15:11保留位NA


          PLL modes

          PLLCPLLE功能
          00PLL關閉并且未連接
          01PLL激活,但未連接??梢栽赑LOCK置位后被連接
          10同00組合
          11PLL使能且被連接作為控制器時鐘


          PLL Feed register (PLLFEED - 0xE01F C08C)

          要使PLLCON和PLLCFG寄存器的當前設置有效,必須先后向PLLFEED寄存器寫入0xAA,0x55(此操作作為PLLCON和PLLCFG設置信息的鎖存信號,在此鎖存信號到來前PLL當前的設置不一定是PLLCON和PLLCFG寄存器的設置)。


          PLL and Power-down mode

          Power-down模式自動關閉并斷開PLL連接,Wake-up后不會自動恢復PLL設置,必須軟件重新設置。


          PLL frequency calculation

          FOSC來自外部晶振的時鐘頻率
          FCCOPLL當前控制的晶振頻率
          CCLKPLL輸出頻率(也是處理器的時鐘頻率)
          M PLL在PLLCFG寄存器中設置的MSEL倍頻系數(shù)值
          P PLL在PLLCFG寄存器中設置的PSEL分頻系數(shù)值

          CCLK = M×FOSC或者CCLK = FCCO/ (2×P)
          FCCO= CCLK×2×P或者FCCO= FOSC×M×2×P

          FOSC的頻率范圍是10 MHz到25 MHz
          CCLK的頻率范圍是10 MHz到Fmax
          FCCO的頻率范圍是156 MHz到320 MHz

          PSELP
          001
          012
          104
          118

          MSELM
          000001
          000012
          000103
          …………
          1111031
          1111132




          APB divider

          APB分頻器決定了處理器時鐘(CCLK)和外設器件時鐘(PCLK)之間的關系。APB分頻器有兩個作用。
          首先,提供APB總線需要的外設PCLK,以使得它們能夠在ARM處理器選擇的速度工作。為了達到這個目的,APB總線也許放慢到處理器時鐘的一半或者四分之一。
          其次,當應用中處理器不需要外設工作時,APB分頻器允許進行省電模式。

          APBDIV寄存器,R/W,復位值為0x00,地址為0xE01FC100。


          寄存器位信號名取值功能復位值
          1:0APDIV00APB總線時鐘為處理器時鐘的1/400
          01APB總線時鐘和處理器時鐘相同
          10APB總線時鐘為處理器時鐘的1/2
          11保留
          7:2保留




          關鍵詞: LPC2103PLL寄存

          評論


          技術專區(qū)

          關閉