JTAG/ICE端口引腳

在帶IEEE1149標準的JTAG/ICE端口的任何ARM處理器中，TDI,TDO,TMS和TCK是最少的引腳。除TDO引腳外的其他所有引腳內(nèi)部均有大約10KR的上拉電阻。

這些引腳用來訪問ARM內(nèi)核的ICE以進行調(diào)試。ATX40X系列在數(shù)字I/O單元不具有邊界掃描特性，因此在此系列中JTAG的邊界掃描特性不能使用。

PIO引腳

1.復(fù)用引腳

大多數(shù)的I/O引腳復(fù)用為一個或兩個內(nèi)部設(shè)備。這些引腳的大多數(shù)在PIO模式重新安排狀態(tài)，舉例來說，對于P21/TXD/NTR1示例來說，不受內(nèi)部設(shè)備驅(qū)動。其他一些引腳像地址線A20-A23在外圍模式有他們自己的安排狀態(tài)，舉例來說，受EBI驅(qū)動。如果這些引腳復(fù)位后由不由外圍設(shè)備驅(qū)動，他們作為通用I/O引腳。

未使用的引腳不用連接但為了避免一些外部異常信號導(dǎo)致的不必要行為和/或內(nèi)部震蕩導(dǎo)致的額外電流損耗，通常考慮在初始化代碼中設(shè)置這些未使用的引腳為輸出模式。這些I/O線在嵌入式微控制器中沒有上拉或下拉電阻。

2.單一功能的PIO引腳

單一功能的PIO引腳不和任何內(nèi)部設(shè)備復(fù)用的I/O引腳。缺省狀態(tài)，所有I/O引腳在復(fù)位后在輸入模式。未使用的I/O引腳可以不連接，但要在初始化代碼中設(shè)置為輸出模式。這些I/O線在嵌入式微控制器中沒有上拉或下拉電阻。