引言

隨著網絡技術的不斷發(fā)展，數(shù)據(jù)交換、數(shù)據(jù)傳輸流量越來越大。尤其像雷達，氣象、航天等領域，不僅數(shù)據(jù)運算率巨大，計算處理復雜，而且需要實時高速遠程傳輸，需要長期穩(wěn)定有效的信號加以支持，以便能夠獲得更加精準的數(shù)據(jù)收發(fā)信息，更好的為工程項目服務。傳統(tǒng)的并行傳輸方式由于走線多、信號間串擾大等缺陷，無法突破自身的速度瓶頸。而串行傳輸擁有更高的傳輸速率但只需要少量的信號線，降低了板開發(fā)成本和復雜度，滿足高頻率遠距離的數(shù)據(jù)通信需求，被廣泛應用到各種高速數(shù)據(jù)通信系統(tǒng)設計中。

目前，高速串行接口取代并行拓撲結構已經是大勢所趨。當今很多公用互連標準(如USB，PCI-Express)都是基于串行連接來實現(xiàn)高速傳輸?shù)?。相比于并行總線，串行連接的物理緊密度和鏈路韌性具有很多優(yōu)勢。因此，很多傳輸領域都轉向了串行傳輸，如筆記本電腦顯示互連、高速背板互連和存儲器內部互連。該系統(tǒng)涉及到的技術主要包括：光纖傳輸、PCIE(PCI-Express)傳輸和DDR緩存技術，以及這幾種技術在FPGA中融合為一個完整的串行傳輸鏈路，并實現(xiàn)了在兩臺服務器之間的高速數(shù)據(jù)傳輸測試，這對于實際工程應用具有重要的現(xiàn)實意義。

1 系統(tǒng)結構

高速串行傳輸系統(tǒng)作為數(shù)據(jù)采集、傳輸、存儲中的一部分，對傳輸性能指標有著嚴格的要求。該系統(tǒng)要完成光信號到PCI-Express接口信號的相互轉換，并在轉換過程中完成數(shù)據(jù)的高速傳輸。信號一般可達4．25Gb／s，處理如此高的數(shù)據(jù)對硬件設計提出了很大的挑戰(zhàn)。其中所包含的硬件有：高速光電轉換電路，F(xiàn)PGA數(shù)據(jù)處理電路、DDRⅡ數(shù)據(jù)緩存電路、時鐘管理電路、PCIE傳輸模塊電路、電源模塊電路、自定義擴展接口電路。系統(tǒng)框圖如圖1所示。

圖1 系統(tǒng)框圖

技術要求主要有以下幾點：首先，傳輸卡中的4個光纖通道，每通道要達到2 Gb／s以上。其次，PCIE傳輸速率不小于6 Gb／s，支持DMA傳輸。再有，光纖和PCI-E傳輸誤碼率要小于1×10-10，連續(xù)傳輸相對穩(wěn)定。

圖1中各個模塊的功能如下：Virtex5作為傳輸卡的核心，用來實現(xiàn)數(shù)據(jù)從光纖接口到PCIE接口的高速轉換。光纖傳輸模塊的作用是將內部數(shù)據(jù)經過編碼后，通過光纜傳輸給接收系統(tǒng)，以及接收外來光數(shù)據(jù)，并將光數(shù)據(jù)傳送給FPGA處理電路DDR緩存模塊的作用，就是將傳輸過程中的高速數(shù)據(jù)，進行緩存，以保持數(shù)據(jù)的完整性。PCI-Express傳輸模塊的作用，就是與PC之間實現(xiàn)PCI-Express傳輸協(xié)議，與PC實現(xiàn)串行數(shù)據(jù)傳輸，同時與外部擴展接口，DDR緩存，光纖傳輸模塊實現(xiàn)內部并行數(shù)據(jù)的交換。QTE自定義接口模塊的作用，就是進行外部功能擴展。比如，可以擴展高速數(shù)據(jù)采集板卡、存儲硬盤卡、圖像采集卡等。時鐘管理模塊的作用，是給光纖傳輸模塊提供參考時鐘。時鐘頻率由FPGA的時鐘控制模塊控制。根據(jù)光模塊的性能，給出指定的時鐘。PCI-Express的參考時鐘，是通過芯片從PC主板上提取的。電源管理模塊的作用，是給整個系統(tǒng)提供各種不同的電壓。

2 系統(tǒng)模塊設計與實現(xiàn)

為了實現(xiàn)所要求的系統(tǒng)配置，更好地發(fā)揮各模塊自身及相互之間的作用，必須對模塊間進行系統(tǒng)的協(xié)議分析。該系統(tǒng)的數(shù)據(jù)傳輸是雙向的，既可以傳輸數(shù)據(jù)，也可以接收數(shù)據(jù)。它主要由電源管理模塊，時鐘管理模塊，PCI-Express傳輸模塊，DDR緩存模塊，光纖傳輸模塊和外部擴展接口組成。其中，時鐘控制模塊和AURORA發(fā)送模塊、Aurora接收模塊是整個設計的重點。

2．1 時鐘控制模塊

時鐘控制模塊主要用來控制FPGA外圍的時鐘芯片ICS8442來產生所需要的高信噪比、低抖動的差分時鐘。其模塊電路如圖2所示：輸出其中的信號用來完成對ICS8442的編程，使其能夠產生所需要的時鐘信號。

圖2 模塊電路圖

ICS8442的性能參數(shù)如下：輸出信號頻率范圍為31．25～700 MHz；晶振頻率范圍為10～25 MHz；VCO頻率范圍為250～700 MHz；ICS8442是LVDS邏輯電平，具有極低的相位噪聲，這種特性使它非常適合用來為吉比特以太網或同步光纖網提供時鐘信號。

ICS8442的內部結構圖3所示。ICS8442內部有一個完整的PLL鎖相環(huán)，其VCO的輸出頻率范圍在250～700MHz之間，倍頻系數(shù)是由M決定的，M的取值范圍在10～28之間。VCO的輸出頻率為：

ICS8442最終的輸出結果還要經過一個分頻器N，最終輸出結果的頻率和晶振輸入頻率的關系式為：

其中：N是一個2位的寄存器，其對應的取值如表1所示。

表1 N寄存器對應的取值

圖3 ICS8442的內部結構

對ICS8442時鐘芯片的操作主要是對寄存器M，N的寫操作。ICS8442支持并行寫操作和串行寫操作，根據(jù)硬件電路的設計，程序采用串行的寫操作時序。當ICS8442的nP_LOAD置為高電平和S_LOAD置為低電平時，芯片實現(xiàn)串行操作。操作時序如圖4所示。