如同摩爾定律所述，數十年來，芯片的密度和速度正呈指數級成長。眾所周知，這種高速成長的趨勢總有一天會結束，只是不知道當這一刻來臨時，芯片的密度和性能到底能達到何種程度。隨著技術的發(fā)展，芯片密度不斷增加，而閘級氧化層寬度不斷減少，超大規(guī)模集成電路(VLSI)中常見的多種效應變得原來越重要且難以控制，天線效應便是其中之一。在過去的二十年中，半導體技術得以迅速發(fā)展，催生出更小規(guī)格、更高封裝密度、更高速電路、更低功耗的產品。本文將討論天線效應以及減少天線效應的解決方案。

圖1：電漿蝕刻過程中的天線效應。

天線效應

天線效應或電漿導致閘氧損害是指在MOS芯片制程中，可能發(fā)生潛在影響產品良率與可靠性的效應。目前，微影制程采用‘電漿蝕刻’法(或‘干式蝕刻’)制造晶 片。電漿是一種用于蝕刻的離子化/活性氣體。它可進行超級模式控制(更鋒利邊緣/更少咬邊)，并實現(xiàn)多種在傳統(tǒng)蝕刻中無法實現(xiàn)的化學反應。但凡事都有兩面 性，它還帶來一些副作用，其中之一就是充電損害。

電漿充電損害是指在電漿處理過程中，在MOSFET閘級氧化層上發(fā)生非預期 的高場應力。在電漿蝕刻過程中，大量電荷聚集在多晶硅和金屬表面。透過電容器耦合，在閘級氧化層中會形成較大電場，導致產生可能損害氧化層并改變設備閥值 電壓(VT)的應力。如下圖所示，被聚集的靜電荷被傳輸到閘極中，透過閘級氧化層，被電流穿隧中和。

顯而易見地，暴露在電漿 面前的導體面積非常重要，它決定靜電荷聚集率和穿隧電流的大小。這就是所謂的‘天線效應’。閘極的導體與氧化層的面積比就是天線比率。一般來說，天線比率 可看做是一種電流放大器，可放大閘級氧化層穿隧電流的密度。對于特定的天線比率來說，電漿密度越高，穿隧電流越大，也意味著更高的損害。

電漿制造包括3種程序。在導體層模式蝕刻過程中，累積電荷量與周長成正比。而在灰化過程，累積電荷量與面積呈正比。此外，接觸蝕刻過程，累積電荷量與通過區(qū)域的面積成正比。天線比率(AR)的傳統(tǒng)定義是指‘天線’導體的面積與所相連的閘級氧化層面積的比率。傳統(tǒng)理論認為，天線效應降低程度與天線比率成正比(每個金屬層的充電效果是相同的)。然而，天線比率實際上并不取決于天線效應，還需要考慮布局的問題。

布局對充電損害的影響

充電損害的程度是一個幾何函數，與極密閘線天線相關。但是由于蝕刻率差異反映出的蝕刻延遲、電漿灰化、氧化沈積以及電漿誘導損害(PID)等原因，使得充電損害更容易受到電子屏蔽效應的影響。

因此，天線效應的新模式需要考慮蝕刻時間的因素，如公式1。而通過插入二極管或橋接(布線)控制天線效應，更能有效預測天線效應，如公式2所示。

AR= Q/A_Gate ………公式1

其中， Q指在蝕刻期間，向閘級氧化層注入的總累積電荷。

v_g=v_(g_max )+αJ/C 2π/(ω) ((P+p))/((A+αa)) ………公式2

A為導電層面積，電漿電流密度J下的電容器容量為C

a為閘極面積，電漿電流密度J下的電容器容量為a

α為電容器比

P為天線電容器的周長

p為閘電容器的周長

ω為電漿電源的角頻率

根據基于PID的新模式，PID并未取決于AR，但天線電容器與閘極電容器的比例可作為PID的良好指標。PID取決于電漿電源的頻率，當氧化層4nm，PID將對應力電流變得不敏感。在不增加J的情況下，增加閘極的介電常數，可增加PID。

減少天線效應的設計解決方案

透過幾種設計解決方案，就能降低芯片的天線效應。如跳線法，透過插入跳線斷開存在天線效應的天線，并布線到上一層金屬層，直到最后的金屬層被蝕刻，所有被蝕刻的金屬才與閘相連。

虛擬晶體管則在添加額外閘會減少電容器比，PFET比NFET更敏感，但會產生反向天線效應的問題。添加嵌入式保護二極管的方法是將反向偏置二極管與晶體管 中的閘相連接(在電路正常執(zhí)行期間，二極管不會影響功能)。此外，在布局和布線后插入二極管，這種方法僅將二極管連接到受到天線效應的金屬層。

一個二極管可保護連接到相同輸出埠的所有輸入埠。消除天線效應最重要的兩個方法便是跳線法和插入二極管。接下來，我們將詳細討論這兩種方法。跳線法是因應天線效應最有效的方法。插入二極管可解決其他天線問題。

圖2：布局對充電損害的影響。

圖3：跳線法減少天線效應示意圖。

跳線法

跳線是斷開存在天線效應的金屬層，透過過孔連接到其它金屬層，最后再回到目前層。如下圖所示，跳線法將很長的天線分成若干短天線，減少連接到閘輸入的纜線面積，因而減少聚集電荷。值得注意的是，跳線的放置位置十分重要。必須把跳線放置在可減少布線長度的位置。如圖所示，在兩張圖片中，輸入和輸出接腳間都有同樣長度的間距，只是跳線位置稍有不同。第一張圖的電路沒有受到天線效應的影響，而第二張圖中的電路卻受到了天線效應的影響。

透過這個例子可以很明顯的看出，使用跳線(又叫做‘橋接’)可避免天線效應。跳線即斷開存在天線效應的金屬層，透過過孔將靜電荷傳送到更高一層的金屬層，然 后再回到目前層。在金屬化的過程中，除了在最高一層上，接腳與很小的纜線面積相連接，避免該層以下的任何天線問題的發(fā)生。

插入二極管

如圖所示，在邏輯閘輸入接腳旁邊插入二極管，可為底層電路提供一個電荷泄放路徑，因此累積電荷就無法對晶體管閘構成威脅。使用二極管可為通過基板聚集在金屬層上的額外離子提供電荷泄放路徑。

圖4：在閘周圍插入跳線。

然而，插入二極管會增加邏輯閘的輸入負載，因而增大電路單元面積并影響時序。此外，空間狹小的地方不適合插入二極管。

總結

在芯片的制造過程中，由于金屬層暴露在外，導致其上聚集許多靜電電荷。電荷的數量取決于很多原因，從天線的角度來說，電荷的數量取決于金屬的暴露面積。金屬 暴露的面積越大，聚集的電荷就越多?；逦挥诘撞坎⑴c制造設組件連接，因此在閘級氧化層產生一個電壓梯度。當這個梯度變得足夠大時，它將通過爆炸性放電 (即‘閃電’)來釋放。這個問題對小型技術領域產生非常大的影響，因為電荷放電所帶來的損害可能波及整個閘極。

由于表達天線比率方法并不統(tǒng)一，因此對于每項制程技術而言，天線規(guī)則檢查都不同。在需要受到保護的閘極旁邊插入反向偏置二極管，可避免電路遭受天線效應。在芯片正常執(zhí)行期間，反向偏置二極管可防止電子在電路與二極管間流動，并防止電子流向芯片基板。

然而在制造過程中，電路上的電荷會聚集在某一點上，在這一點上電壓會超過其承受限度──電壓高于電路正常執(zhí)行的電壓，但低于閘極中可預期的靜電放電電壓。當 這種情況發(fā)生時，二極管允許電子從電路中流向基板，因此緩解電路中累積的電荷。這是一個非破壞性過程，并且在制造過程中，電路可透過二極管進行多次放電。

另一個避免遭受天線效應的方法是透過改變金屬層對天線進行‘切割’(即‘跳線法’)。當該金屬層被制造后，一側的大片金屬層不再電連接到閘極，因此不會產生天線效應。當通過更高級金屬‘橋接’進行連接時，導體表面不再暴露在外，因此不會收集游離電荷，因而避免了天線效應。

圖5：在邏輯閘輸入周圍插入二極管。