針對FPGA IP核在可進(jìn)化可編程系統(tǒng)芯片(SoPC)中嵌入時存在FPGA IP核端口時序控制和位流下載的問題，實(shí)現(xiàn)一種適用于可進(jìn)化SoPC芯片的FPGA接口。該FPGA接口使用異步FIFO、雙口RAM的結(jié)構(gòu)和可擴(kuò)展的讀/寫命令傳輸方式來實(shí)現(xiàn)FPGA IP核與系統(tǒng)的異步通信。嵌入式CPU可以通過FPGA接口實(shí)現(xiàn)FPGA IP核的片內(nèi)位流配置。FPGA接口中的硬件隨機(jī)數(shù)發(fā)生器實(shí)現(xiàn)進(jìn)化算法的硬件加速。使用自動驗(yàn)證平臺與FPGA原型驗(yàn)證平臺對FPGA接口進(jìn)行驗(yàn)證來實(shí)現(xiàn)驗(yàn)證的收斂。測試結(jié)果表明，F(xiàn)PGA接口成功實(shí)現(xiàn)了嵌入式CPU與FPGA IP核的通信，完成芯片內(nèi)的進(jìn)化。

可進(jìn)化芯片的FPGA接口設(shè)計(jì)與實(shí)現(xiàn).pdf