色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

          基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

          作者: 時間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

          針對319,提出一種實現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率,通過有效的時鐘和存儲介質(zhì)復(fù)用,實現(xiàn)了高速并行的譯碼功能,并利用Verilog語言在Xilinx ISE 6.2中進行了建模仿真和綜合實現(xiàn)。

          本文引用地址:http://cafeforensic.com/article/201706/349281.htm

          基于的高速并行的設(shè)計.pdf



          關(guān)鍵詞: 卷積編碼 Viterbi譯碼器 FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉