本應(yīng)用指南闡述了如何設(shè)計面向Virtex芯片的功率分配系統(tǒng)。涵蓋了功率分配系統(tǒng)和旁路電容或去耦電容的基本原理。文中介紹了設(shè)計和驗證功率分配系統(tǒng)的具體步驟和過程。最后一個部分討論了產(chǎn)生電源噪聲的其他原因，并提出了解決方案。
FPGA |3">FPGA 設(shè)計人員在設(shè)計功率分配系統(tǒng)（PDS）時，面臨著一個獨特的任務(wù)。大多數(shù)其他大型、高密度IC（如大型微處理器）對旁路電容都有非常明確的要求。由于這些器件僅為執(zhí)行其存儲的特定任務(wù)而設(shè)計，所以其電源需求是固定的，僅在一定范圍內(nèi)有所波動。但FPGA 不具備這種屬性。FPGA 可以不確定的頻率、跨越多個時鐘域，運行幾乎無限多的應(yīng)用，因此，預(yù)測其瞬態(tài)電流需求是一個非常復(fù)雜的過程。 由于無法確知一個新的FPGA設(shè)計的瞬態(tài)電流的變化情況，在設(shè)計第一個FPGA PDS時，唯一的選擇就是采用保守的最壞情況設(shè)計法。 數(shù)字器件中的瞬態(tài)電流需求是產(chǎn)生接地反彈的原因，也是高速數(shù)字設(shè)計的死對頭。在低噪聲或高功率情況下，電源去耦網(wǎng)絡(luò)必須根據(jù)這些瞬態(tài)電流需求準確地度身定制，否則，接地反彈和電源噪聲將超出FPGA的限值。每種FPGA設(shè)計產(chǎn)生的瞬態(tài)電流不盡相同。本應(yīng)用指南介紹了一種全面的設(shè)計方法，適用于滿足特定FPGA設(shè)計的個別需要的旁路網(wǎng)絡(luò)。 這個過程的第一步就是檢查FPGA的利用率，大致了解其瞬態(tài)電流要求。 接下來，保守地設(shè)計一個滿足這些要求的去耦網(wǎng)絡(luò)。第三步，通過模擬和修正電容數(shù)量和額定值，精細調(diào)整這個去耦網(wǎng)絡(luò)。第四步，完成全部設(shè)計；第五步，測量設(shè)計。測量包括利用示波器和頻譜分析儀檢測電源噪聲。取決于測得結(jié)果，可能有必要再次重復(fù)元件選擇和模擬步驟，以優(yōu)化這個針對特定應(yīng)用的PDS。第六步是可選步驟，適用于要求完美的PDS的情況……

點擊此處下載全文