PCI-SIG在2017開發(fā)者大會上宣布推出0.9版的PCIe 4.0規(guī)范，也趁勢公布確定32GT/s為下一代PCIe 5.0標準架構(gòu)的傳輸速率，不斷突破業(yè)界水平，朝更低功耗、更高效能邁進。

　　PCIe 4.0規(guī)范數(shù)據(jù)速度達16GT/s，支持更高效能、更低功耗的應用。 此次公布的0.9版PCIe 4.0規(guī)范更首次開放成員在發(fā)布前進行符合性測試(Compliance Testing)。 PCI-SIG主席兼總裁Al Yanes表示， PCI-E 4.0的功能特性已完成，即將進入最終的IP復審階段，在符合性測試過程中吸引到不少關(guān)注，也有早期采用者針對16GT/s解決方案進行測試。

　　PCIe 4.0架構(gòu)持續(xù)以節(jié)能作為發(fā)展目標。 最新優(yōu)化功能包含以下：為服務(wù)型設(shè)備擴增卷標(Tag)以及信用(Credit)、縮短系統(tǒng)延遲、信道邊線微調(diào)(Margining)、絕佳的RAS性能、新增信道及帶寬則具備擴展性(Scalability)，此外I/O虛擬化及平臺整合也都有大幅改善。

　　PCIe 4.0規(guī)范經(jīng)過重要功能改善后，為PCIe 5.0打下堅實基礎(chǔ)，因此加速整體研發(fā)過程，確定32GT/s為下一代PCIe 5.0標準架構(gòu)的傳輸速率。 目前PCIe 5.0已完成0.3版本預計2019年完成標準制定，這次瞄準更多高效能應用新領(lǐng)域，包括人工智能、機器學習、視覺計算、存儲和網(wǎng)絡(luò)等。 針對400Gb電信級以太網(wǎng)絡(luò)(Ethernet)解決方案與200Gb/s雙重InfiniBand等高端網(wǎng)絡(luò)，PCIe 5.0架構(gòu)最高可提供到128GB/s的帶寬。 Al Yanes表示PCIe 5.0的32GT/s帶寬將會在產(chǎn)業(yè)樹立全新的速度標準。