基于FPGA的猝發(fā)式直擴載波同步技術研究與實現
在高動態(tài)環(huán)境中,由于載波多普勒頻移和收發(fā)端時鐘漂移等因素的存在,直擴接收機必須通過載波同步才能在接收端消除頻差并重構載波相位,以實現相干解調。在傳統(tǒng)的載波同步技術中,鎖頻環(huán)具有較大的捕獲帶寬但頻率跟蹤精度相對較低;鎖相環(huán)雖然具有較高的跟蹤精度卻受到捕獲帶寬的限制。在同步時間要求不高的通信系統(tǒng)中,可以采用鎖頻環(huán)與鎖相環(huán)級聯(lián)的載波同步方法,使接收機既能承受環(huán)路帶寬與動態(tài)性能之間的折中,又同時滿足跟蹤精度和一定動態(tài)性能。但本文所涉及的短時猝發(fā)式擴頻通信系統(tǒng)要求更大的捕獲帶寬(±30kHz),且導頻符號僅為200個左右,同步時間要求極短。因此,雙環(huán)切換載波同步方法在上述導頻序列有限的直擴系統(tǒng)中很難快速實現大頻偏捕獲。為了兼顧動態(tài)性能、捕獲時間和跟蹤精度的要求,并結合猝發(fā)信號體制的特殊性,提出了一種在極低信噪比條件下,適用于長擴頻碼、大頻偏情況的快速載波同步方案。
本文引用地址:http://cafeforensic.com/article/201708/363548.htm1 載波同步方案分析
載波同步包括載波捕獲和載波跟蹤。載波捕獲采用掃頻和FFT頻率估計相結合的開環(huán)結構。掃頻使頻差減小到偽碼捕獲要求的頻率范圍內,以實現頻率粗捕;FFT頻率估計使頻差進一步縮小,并進入Costas鎖相環(huán)的快捕帶內,以實現頻率精捕;最后啟動Costas環(huán)捕獲并跟蹤載波相位。載波同步流程圖如圖1所示。
圖1 載波同步流程圖
1.1 頻率粗捕
頻率粗捕原理圖如圖2所示,匹配濾波器輸出偽碼相關峰值為:
式中,Ts為符號間隔,R(c(n))為偽碼相關函數,△f為多普勒頻偏,d(n)為有效數據。
圖2 頻率粗捕原理圖
由式(1)可知,相關峰檢測量對載波頻偏和偽碼自相關值具有敏感性。在高動態(tài)環(huán)境中,頻率粗捕同時伴隨著偽碼捕獲,實現頻率粗捕需要在一個時域和頻域構成的二維平面同時進行搜索。對多普勒頻移的搜索可以將頻率捕獲范圍分成多個區(qū)間串行或并行搜索完成;對碼相位的搜索可以利用偽碼的相關性通過相關運算完成碼元搜索。
本方案中頻率粗捕采用掃頻和數字匹配濾波器相結合的實現結構。前者考慮到猝發(fā)系統(tǒng)導頻符號有限,且同步時間要求極短,故采用如表1所示的快速掃頻方式。在±30kHz的頻率捕獲范圍內,掃頻分兩輪進行,分別以發(fā)射頻率Ω和首輪鎖定頻點Ω為基準,以1.5Rs和0.5Rs為頻率間隔,對表中參考頻點進行串行搜索,取相關峰值最大時的頻點作為捕獲頻點,從而將頻差縮小到[-Rs/4,+Rs/4]以內,且以更少的導頻符代價完成頻率粗捕。后者以靜止的本地偽碼作為匹配濾波器系數,接收信號依次滑過本地偽碼,每個時刻都產生一個相關值,當兩個序列相位對齊時,相關值達到最大。若某時刻相關峰值大于捕獲門限,則表明此時頻率粗捕和偽碼捕獲成功,并記錄碼相位,開始解擴數據。匹配濾波器結構如圖3所示。
表1 掃頻頻點設置
圖3 數字匹配濾波器實現結構
1.2 頻率精捕
由于頻率粗捕和偽碼捕獲完成后,解擴信號中仍存在最大值為Rs/2的殘余頻差,而Costas環(huán)的快捕獲帶寬在1kHz以內??紤]到FFT運算可在一個符號時間內完成,所以可以利用FFT對載波頻偏進行快速估計并將其縮小至Costas環(huán)的快捕帶內。
本文采用N點固定幾何結構的FFT運算方法,每級運算尋址結構相同,易于編程實現并行結構,從而加快FFT運算速度。FFT頻率估計輸入復信號如下:
其FFT變換為:
式中,N為FFT的采樣點數。當Z(k*)為模值最大時,頻偏的估計表達式為:
其中,Rs是符號速率。由于復信號的FFT變換是單邊譜,當Af為正值時,kmax出現在(N/2~N-1);當△f為負值時,kmax出現在(0~N/2-1)。當△f被估計后,系統(tǒng)通過一次頻率牽引,調整NCO頻率控制字改變載波頻率,使頻差進一步縮小到[-Rs/2N,+Rs/2N]內。
1.3 載波跟蹤
本方案采用Costas環(huán)實現載波的精確跟蹤,原理結構圖如圖4所示。Costas環(huán)廣泛應用于抑制載波調制信號的解調中,在捕獲范圍內有良好的跟蹤性能,可以提供較低的誤碼率。
圖4 Costas環(huán)原理結構圖
Costas環(huán)鑒相函數為:
由于誤差函數與頻差和相差有關,當頻差較小時,由頻差引起的鑒相函數幅度衰減不大,此時Costas環(huán)可以正常工作。環(huán)路濾波器采用二階結構如圖5所示。傳遞函數為:
圖5 環(huán)路濾波器結構圖
環(huán)路濾波器的系數可以用來調整捕獲帶寬大小,可由以下公式來確定:
式中Ko為NCO增益,kd為鑒相器增益,ωn為環(huán)路自然角頻率,ξ為阻尼系數。
2 載波同步方案實現
本項目采用DQPSK調制方式,系統(tǒng)時鐘源為SF×m×Rs,SF為擴頻因子,m為過采樣率,Rs為符號率,碼片速率為LxR1,L為Gold碼長度,捕獲范圍為±30kHz,數據采用3幀間發(fā)方式,單幀長度為310個符號,由導頻符和有效數據組成。
首先基于Matlab進行方案仿真,設定載波頻率為20.46MHz,多普勒頻偏為32.183kHz,輸入信噪比為-19dB。試驗中I路單幀數據長度為310個符號,經掃頻消耗32個導頻符號,I路剩余278個符號的解擴輸出和對應原始發(fā)送數據如圖6所示。由圖6可見,解擴數據前32個導頻符用于FFT頻率估計,由于頻差很大,解擴數據出錯;在第32個導頻符以后,即頻差減小到1kHz以內,啟動Costas環(huán)跟蹤載波相位。對比圖6(a)、(b)發(fā)現,有效數據在第146個符號后出現,數據正常解擴。有效解擴輸出數據的星座圖如圖7所示,星座點在四象限中分布較為集中,表明信號可以正常判決恢復,采用本文提出的同步方案進行載波恢復效果明顯。
圖6 發(fā)送與解擴數據比較
圖7 解擴數據星座圖
在利用Matlab完成方案的可行性驗證之后,本文基于FPGA平臺進行方案的編程下載,并通過EDA軟件SignalTap工具實時捕獲和顯示信號,完成方案的硬件實現。試驗中,接收信號頻率為20.462825MHz,本地NCO輸出頻率為20.435MHz,載波頻差為27.825kHz,符號速率Rs為10kHz。
頻率粗捕的首輪掃頻如圖8所示。當偽碼相關值較之前增大時,其值由quasipeak寄存。當沒有信號進入時,quasipeak輸出值較小,未能達到次輪掃頻的閾值要求。因此頻率控制字freq_mod_i修改本地NCO的頻率,以15kHz的頻率步進,不斷來回掃描首輪5個頻點。由圖9可見,當有信號進入接收機時,quasipeak增大且達到次輪掃頻閾值,則進入次輪細掃。次輪掃頻完成后,freq_scan_complete置位,freq_mod_i保持5125不變,此時鎖定捕獲頻點20.46MHz,相關峰值quasipeak較之前明顯增大。當實時相關值達到偽碼捕獲閾值,即自相關最大值的0.75時,表明偽碼捕獲完成,同時捕獲標志cap_peak_ok置位,并記錄此時偽碼相位,開始解擴數據。
圖8 首輪掃頻
圖9 次輪掃頻與偽碼捕獲
FFT頻率估計如圖10所示。頻率精捕采用32點FFT估計殘余頻偏,其最大值輸出位置為24,由式(4)可知待校正頻偏為2.5kHz(頻率字為512)。經頻率補償后,phijnc_i為4194816,實際頻率為20.4625MHz。由于偽碼相關值較之前增大時,其值被quasipeak鎖存。由圖可見相關峰值較之前明顯增大,表明通過FFT估計頻率,使頻差進一步減小到1kHz以內,頻率精捕完成。
圖10 FFT估計頻率
Costas環(huán)相位跟蹤的實際數據捕獲圖如11所示。在偽碼捕獲標志cap_peak_ok置位后,數據進行相關解擴,同時啟動Costas環(huán)跟蹤相位。),為環(huán)路濾波器輸出,vco為NCO相位控制字輸入。由圖11可見,載波頻偏經過頻率粗捕和精捕之后,進入Costas環(huán)的快捕帶內,經過一個周期Costas環(huán)就跟蹤上信號相位。dataLout為I路三幀間發(fā)數據的解擴輸出,每幀導頻符和有效數據在圖中清晰可見,表明Costas環(huán)對信號相位進行了有效的跟蹤。
圖11 Costas環(huán)相位跟蹤
單幀數據解調解擴輸出如圖12所示。接收數據經過載波同步后,需再進行差分譯碼和維特比譯碼才能得到有效幀數據。圖12中,frame_data_out為單幀解擴數據,包括幀同步頭、有效數據和CRC校驗碼,其與發(fā)送數據一致,表明有效數據經載波捕獲和載波跟蹤后,傳輸正確無誤,系統(tǒng)工作正常。
圖12 單幀數據解擴輸出
本文結合猝發(fā)式直擴系統(tǒng)項目要求,利用步進掃頻、FFT頻率估計和數字Costas環(huán)實現了大頻偏下載波頻偏的精確同步,且捕獲時間較短。通過Matlab方案仿真,Verilog編程下載和利用EDA軟件SignalTap工具實時捕獲和校驗數據,驗證了本文提出的載波同步算法方案的可行性,并具有較高的實際應用價值。
評論