有人說，摩爾定律不再重要了，并認(rèn)為它純粹是一個(gè)技術(shù)問題，或者只是幾家巨頭間的競賽。還有人說，除了某幾個(gè)特定領(lǐng)域，遵循摩爾定律已讓成本太過高昂。更有人說，摩爾定律已死。真相究竟是什么?

　　“其中大部分觀點(diǎn)是錯(cuò)誤的。”英特爾高級(jí)院士Mark Bohr此前在一場美國的“制造大會(huì)”上表達(dá)了自己對(duì)摩爾定律的最新看法。他認(rèn)為，在當(dāng)今世界僅有幾家公司有能力實(shí)現(xiàn)摩爾定律的效益，摩爾定律帶來的不是一場競賽，但一些公司卻背離了摩爾定律的法則，直接的結(jié)果就是導(dǎo)致制程節(jié)點(diǎn)名稱根本無法正確體現(xiàn)制程位于摩爾定律曲線的哪個(gè)位置。

　　Mark Bohr認(rèn)為，摩爾定律在任何可預(yù)見的未來都不會(huì)終結(jié)，有一天可能會(huì)達(dá)到物理極限，但目前還看不到終點(diǎn)。就像1990年，當(dāng)晶圓上的晶體管大小達(dá)到用以印刷它們的光的波長(193納米)時(shí)，物理學(xué)界明確指出不能再向前推進(jìn)了，但英特爾突破了那個(gè)挑戰(zhàn)。Mark Bohr說，英特爾使用掩模圖形產(chǎn)生的干涉光柵進(jìn)行印刷，開發(fā)了計(jì)算型光刻技術(shù)和多重曝光。

　　“每一次英特爾都能在關(guān)鍵技術(shù)上實(shí)現(xiàn)突破，延續(xù)摩爾定律。”英特爾內(nèi)部人士第一財(cái)經(jīng)記者說。

　　但可以看到，全球晶圓代工已展開新一輪熱戰(zhàn)，無論是臺(tái)灣半導(dǎo)體巨擘臺(tái)積電還是三星都對(duì)英特爾在半導(dǎo)體的龍頭位置虎視眈眈，而臺(tái)積電此前甚至表示7納米已于2017年進(jìn)入風(fēng)險(xiǎn)性試產(chǎn)，三星則表示2018年推出7納米。

　　“被失效”的摩爾定律

　　摩爾定律可以說是整個(gè)計(jì)算機(jī)行業(yè)最重要的定律，它其實(shí)是一個(gè)預(yù)言：是指每代制程技術(shù)都要讓芯片上的晶體管數(shù)量翻一番，這意味著芯片的處理能力也加倍，而每代制程工藝在英特爾官方看來是兩年時(shí)間。這種指數(shù)級(jí)的增長，促使上世紀(jì)70年代的大型家庭計(jì)算機(jī)轉(zhuǎn)化成80、90年代更先進(jìn)的機(jī)器，然后又孕育出了高速度的互聯(lián)網(wǎng)、智能手機(jī)和現(xiàn)在的車聯(lián)網(wǎng)、智能冰箱和自動(dòng)調(diào)溫器等。

　　而從行業(yè)角度來看，業(yè)界一直遵循這一定律，并按前一代制程的0.7倍對(duì)新制程節(jié)點(diǎn)命名，這種線性升級(jí)正好帶來晶體管集成密度翻番。因此，出現(xiàn)了90納米、65納米、45納米、32納米——每一代制程節(jié)點(diǎn)都能在給定面積上，容納比前一代多一倍的晶體管。

　　但隨著技術(shù)的發(fā)展，由于同樣小的空間里集成越來越多的硅電路，產(chǎn)生的熱量也越來越大，這種原本兩年處理能力加倍的速度在很多人看來已經(jīng)慢慢下滑，這是摩爾定律質(zhì)疑聲中最大的“噪音”。

　　比如英偉達(dá)認(rèn)為，CPU晶體管和能量大幅上升導(dǎo)致應(yīng)用性能只有小幅增長，Dennard(登納德)縮放效應(yīng)遇到了元件物理的瓶頸。

　　“但是事實(shí)上，隨著制程技術(shù)演進(jìn)、晶體管密度提高，英特爾預(yù)計(jì)單個(gè)晶體管的成本將持續(xù)下降，而且針對(duì)7納米、5納米以及更小的制程，英特爾有著強(qiáng)大的研發(fā)渠道和規(guī)劃。”英特爾內(nèi)部人士對(duì)第一財(cái)經(jīng)記者表示，此前摩爾定律已經(jīng)“被失效”了很多次，但每一次英特爾都能在關(guān)鍵技術(shù)上實(shí)現(xiàn)突破，延續(xù)摩爾定律。

　　Mark Bohr在上述大會(huì)中還提到了一個(gè)觀點(diǎn)：摩爾定律不會(huì)因?yàn)闊o用而結(jié)束，它的進(jìn)步也不會(huì)因?yàn)榻?jīng)濟(jì)效益不足而受阻，并且，在物理學(xué)方面，摩爾定律也不會(huì)遇到瓶頸。

　　“誠然，有一天我們可能會(huì)達(dá)到物理極限，但目前還看不到終點(diǎn)。這得益于我們持續(xù)的創(chuàng)新，比如目前在14納米制程中使用的鰭式場效應(yīng)晶體管(FinFET)和超微縮技術(shù)(hyper scaling)，升級(jí)版的超微縮技術(shù)已應(yīng)用在我們即將量產(chǎn)的10納米制程，而得益于這一新的工藝突破，我們可以維持每百萬晶體管的成本不變。”Mark Bohr認(rèn)為，英特爾通過發(fā)現(xiàn)挑戰(zhàn)所在，各個(gè)擊破解決問題，不斷突破各種障礙，而目前英特爾已經(jīng)已著眼7納米和5納米制程的研發(fā)。

　　三星和臺(tái)積電實(shí)現(xiàn)制程反超?

　　經(jīng)過大規(guī)模整合，半導(dǎo)體行業(yè)中有能力制造最先進(jìn)芯片的公司已從10年前的十幾家變?yōu)槿缃袂缚蓴?shù)的幾家。除了英特爾，目前這份名單上只剩下三星、臺(tái)積電和2009年從AMD拆分出來的格羅方德。

　　據(jù)記者了解，以主流先進(jìn)制程競爭來說，2017年上半年臺(tái)積電10納米已經(jīng)開始放量增長，并且7納米已于2017年進(jìn)入風(fēng)險(xiǎn)性試產(chǎn)。據(jù)中國臺(tái)灣媒體報(bào)道，臺(tái)積電5納米則會(huì)在2019年進(jìn)入風(fēng)險(xiǎn)試產(chǎn)階段，2020年正式量產(chǎn)。與此同時(shí)，三星電子也在追趕，除了2017年8納米LPP制程進(jìn)入風(fēng)險(xiǎn)試產(chǎn)外，2018年將推出7納米，同時(shí)，三星也表示2019年將推出5、6納米制程，2020年投產(chǎn)4納米并導(dǎo)入環(huán)繞式閘極架構(gòu)。

　　AMD今年推出的Ryzen處理器更是使用了由格羅方德提供的的14nm LPP(Low Power Plus低功耗加強(qiáng)版)工藝，簡單來說，英特爾的競爭對(duì)手們都在發(fā)力追趕。

　　手機(jī)聯(lián)盟秘書長王艷輝對(duì)記者表示，對(duì)手的“激進(jìn)”導(dǎo)致了英特爾的被動(dòng)，特別是在“制程數(shù)字”的比較中。因?yàn)橹钡角安痪茫怕牭搅擞⑻貭柊l(fā)布首批10納米制程、第8代Core i移動(dòng)版U系列處理器的消息。

　　但在英特爾看來，英特爾依然是技術(shù)的領(lǐng)先者，以10納米為例，制程的晶體管密度是業(yè)界其他10納米制程的約2倍。

　　“也許是因?yàn)檫M(jìn)一步的制程升級(jí)越來越難，一些公司背離了摩爾定律的法則。即使晶體管密度增加很少，或者根本沒有增加，但他們?nèi)岳^續(xù)推進(jìn)采用新一代制程節(jié)點(diǎn)命名。結(jié)果導(dǎo)致制程節(jié)點(diǎn)名稱根本無法正確體現(xiàn)這個(gè)制程位于摩爾定律曲線的哪個(gè)位置。”Mark Bohr說。

　　他甚至還給出了一個(gè)衡量半導(dǎo)體工藝水平的公式。簡單來說，公式分為兩部分，一部分計(jì)算2bit NAND(4個(gè)晶體管)的密度，另一部分是用來計(jì)算的是SFF(scan flip flop)的晶體管密度，0.6和0.4兩個(gè)數(shù)字是這兩部分的加權(quán)系數(shù)。Bohr指出衡量半導(dǎo)體工藝真正需要的是晶體管密度。

　　與此同時(shí)，Mark Bohr希望其他半導(dǎo)體廠商在關(guān)于自家工藝節(jié)點(diǎn)介紹的時(shí)候也應(yīng)該公布邏輯芯片的晶體管密度，以及SRAM cell的單元面積。

　　“說白了英特爾希望競爭對(duì)手們都把參數(shù)底牌亮出來，但三星和臺(tái)積電顯然不會(huì)這么做。”王艷輝對(duì)記者說，目前來看，制程工藝確實(shí)不能只看納米的數(shù)據(jù)，拋去技術(shù)參數(shù)，誰能依靠技術(shù)奪得更多的客戶才是當(dāng)前最重要的問題。