色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 創(chuàng)建ZYNQ處理器設(shè)計和Logic Analyzer的使用

          創(chuàng)建ZYNQ處理器設(shè)計和Logic Analyzer的使用

          作者: 時間:2017-10-11 來源:網(wǎng)絡(luò) 收藏

          我們的目的是創(chuàng)建一個Zynq Soc處理器設(shè)計,并用Logic Analyzer來調(diào)試我們感興趣的信號。

          本文引用地址:http://cafeforensic.com/article/201710/365490.htm

          首先,打開,創(chuàng)建一個工程。

          添加這幾個IP核,

          點擊Run ConnecTIon AutomaTIon,讓軟件自動幫我們連起來。在打開的對話框中選擇ALL AutomaTIon,


          ok,軟件自動連接起來,

          如果要觀察感興趣的信號,這里先右鍵--Generate Output Products,Create HDL Wrapper,編譯,執(zhí)行完成后,選擇感興趣的信號,右鍵-Mark,

          那么Block框圖中會有變化,如圖,兩只蟲,

          執(zhí)行Set Up Debug,剛才標記的信號就會出現(xiàn),

          next,進行設(shè)置采樣深度,

          接著執(zhí)行Implement Design 和 Generate Bitstream。完成后導(dǎo)出到SDK,


          未完待續(xù)。。。



          關(guān)鍵詞: ZYNQ LogicAnalyzer Vivado

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉