晶體諧振器是生成微機(jī)（微型計(jì)算機(jī)）等的集成電路的基準(zhǔn)時(shí)鐘信號(hào)的重要部件之一，從手機(jī)、智能手機(jī)等信息通信終端到汽車、日用家電，用途非常廣泛。其中特別是在信息通信終端用途上，對(duì)部件小型化的需求很強(qiáng)，從而給部件設(shè)計(jì)帶來了難題—維持產(chǎn)品特性的同時(shí)還要縮小其體積。我們?cè)谶@里介紹一種方法，它的核心是應(yīng)用了有限元法 （FEM） 的模擬技法，通過對(duì)其進(jìn)行靈活運(yùn)用，可以有效率地開展設(shè)計(jì)工作。

　　1. AT切割晶體諧振器與振蕩電路

　　AT切割晶體諧振器是以人工石英晶體為材料、利用了壓電特性（厚度剪切振動(dòng)）的元件。我們將村田的代表性產(chǎn)品構(gòu)造用圖1、等效電路用圖2來表示。此元件是構(gòu)成發(fā)出讓微機(jī)工作時(shí)必要的基準(zhǔn)時(shí)鐘信號(hào)的振蕩電路的重要部件之一。此外，我們將振蕩電路的代表性構(gòu)造用圖3來表示。振蕩電路借助放大器將通過晶體諧振器的電氣信號(hào)增幅而發(fā)出時(shí)鐘信號(hào)。晶體諧振器如圖4所示，電阻值會(huì)根據(jù)頻率而變化。此時(shí)坯料（晶體坯）的主振動(dòng)頻率電阻值為最小，這個(gè)電阻值叫做ESR 。振蕩電路在坯料的主振動(dòng)頻率附近振蕩并輸出時(shí)鐘信號(hào)。

　　振蕩電路重要的一點(diǎn)是振蕩穩(wěn)定。其指標(biāo)之一是振蕩裕量 ，顯示對(duì)于ESR（信號(hào)衰減的重要原因），電路中晶體諧振器以外的部分有多大的信號(hào)增幅能力。理論上，振蕩裕量＞1，電路就會(huì)振蕩，但偶爾會(huì)出現(xiàn)在接近1倍時(shí)不振蕩、振蕩啟動(dòng)時(shí)間異常地長等現(xiàn)象，導(dǎo)致電路所在設(shè)備不能正常工作。抑制ESR可以改善振蕩裕量，但通常在頻率越低時(shí)ESR就越高，而且產(chǎn)品尺寸越小時(shí)ESR也越高。信息終端等現(xiàn)在使用的是2016和1612尺寸的產(chǎn)品，而市場需求的是更小型，所以近來設(shè)計(jì)變得很不容易。

　　2. 特性設(shè)計(jì)的要點(diǎn)

　　除作為主振動(dòng)使用的厚度剪切振動(dòng)以外，AT切割晶體諧振器還存在著很多不必要的振動(dòng)。設(shè)計(jì)晶體諧振器時(shí)，需要一邊考慮如何在使用溫度范圍內(nèi)不讓這些不必要的振動(dòng)影響工作，一邊決定幾何參數(shù)。圖5顯示的是溫度和ESR的關(guān)系，對(duì)選擇了恰當(dāng)幾何形狀的設(shè)計(jì)（a）和選擇了不恰當(dāng)幾何形狀的設(shè)計(jì)（b）的特性進(jìn)行比較。選擇了不恰當(dāng)?shù)膸缀螀?shù)時(shí)，不必要的振動(dòng)會(huì)疊加，ESR值會(huì)增大。在設(shè)計(jì)階段，選擇不受不必要振動(dòng)影響的幾何參數(shù)是關(guān)鍵。但是，幾何參數(shù)組合的數(shù)目龐大，很多時(shí)候?yàn)檎页鲎顑?yōu)解要反復(fù)地實(shí)驗(yàn)摸索，這已經(jīng)成為阻礙縮短開發(fā)期間和難以提高品質(zhì)的原因之一。

　　3. 模擬（有限元法： FEM）的應(yīng)用與課題

　　作為高效地找出最優(yōu)解的手段，可以考慮應(yīng)用有限元法（FEM）進(jìn)行特性模擬。但是，這種方法存在一個(gè)問題，就是模擬結(jié)果和實(shí)樣特性的一致性較低。我們已經(jīng)找到了其原因—不僅是幾何形狀，連接坯料與基板的固件也會(huì)給主振動(dòng)（厚度剪切振動(dòng)）和不必要振動(dòng)的頻率關(guān)系帶來很大影響。

　　圖6顯示不考慮在基板上的固件只將坯料?；瘯r(shí)的FEM模擬結(jié)果與實(shí)樣特性的對(duì)比。模擬無固件形狀的結(jié)果中，ESR特性的傾向與實(shí)樣特性不一致，無法找出恰當(dāng)?shù)膸缀螀?shù)。

　　如上所示，確立模擬技法以提高模擬結(jié)果與樣本特性的一致性、有效率地尋求最優(yōu)解一直是我們的課題。而這次通過構(gòu)建能解決這些課題的模擬體系，我們已經(jīng)能夠提高模擬結(jié)果與實(shí)樣特性的一致性了。