色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 以太網(wǎng)與串行接口轉(zhuǎn)換電路設(shè)計(jì)

          以太網(wǎng)與串行接口轉(zhuǎn)換電路設(shè)計(jì)

          作者: 時(shí)間:2017-10-28 來(lái)源:網(wǎng)絡(luò) 收藏

            越來(lái)越多的設(shè)備需要接入網(wǎng)絡(luò)以實(shí)現(xiàn)遠(yuǎn)程控制或資源共享。接口布線方便,通信帶寬較寬,可達(dá)100 Mb/s甚至1000 Mb/s。嵌入式系統(tǒng)由于具有體積小、價(jià)格低、專用性能高的優(yōu)勢(shì),被廣泛應(yīng)用于各種電子設(shè)備和工業(yè)測(cè)試設(shè)備中。隨著嵌入式系統(tǒng)與網(wǎng)絡(luò)的日益緊密結(jié)合,在嵌入式系統(tǒng)中引入TCP/IP協(xié)議棧已成為嵌入式系統(tǒng)領(lǐng)域的重要研究方向。

          本文引用地址:http://cafeforensic.com/article/201710/369344.htm

            本文在接口實(shí)現(xiàn)基本數(shù)據(jù)傳輸?shù)幕A(chǔ)上將其轉(zhuǎn)換成其他通用串行接口(如SPI、UART、CAN),更利于應(yīng)用在廣泛的工業(yè)控制領(lǐng)域中。目前市面上的控制芯片大多功耗高、功能復(fù)雜,不適合用在中低端的嵌入式系統(tǒng)中。之前Microchip推出的芯片ENC28J60的網(wǎng)絡(luò)接口速度只能達(dá)到 10 Mbps,其SRAM buffer也不大容易造成接收溢出,而ENC424J600速度可達(dá)100 Mbps,功能將更加完善,并提供兩種接口給嵌入式開(kāi)發(fā)者選擇,是一款很好的網(wǎng)絡(luò)接口芯片。STM32F103RET6是一款A(yù)RM處理器,它的功耗低、價(jià)格低廉、功能強(qiáng)大、具備豐富的串行接口,具有512 KB的Flash,在一般的應(yīng)用中可以不用外擴(kuò)Flash,是中低端嵌入式開(kāi)發(fā)系統(tǒng)的最佳選擇之一。將兩者結(jié)合不但能實(shí)現(xiàn)網(wǎng)絡(luò)通信,而且可以靈活轉(zhuǎn)換成其他串行接口,用途廣泛

            網(wǎng)絡(luò)控制器外圍硬件電路

            ENC424J600網(wǎng)絡(luò)控制器外圍硬件電路設(shè)計(jì)需要注意的幾點(diǎn)有:ENC424J600的SPISEL引腳需要通過(guò)100 kΩ電阻上拉至電源,這樣系統(tǒng)上電時(shí)就能進(jìn)入SPI模式,同時(shí)引出INT引腳作為接收中斷使用;每個(gè)電源引腳與地之間都應(yīng)連接一個(gè)電容,為更好地防止干擾在設(shè)計(jì)時(shí)加了兩個(gè)電容,布線時(shí)使0?01 μF電容更靠近電源引腳;RBIAS引腳需接一個(gè)12.4 kΩ的電阻到地;另外RD+、RD-差分信號(hào)處的接法與一般的網(wǎng)絡(luò)控制器不同,它不是直接通過(guò)電阻接到電源上,需要特別注意。以太網(wǎng)接口則采用 HR961160C,該插座集成以太網(wǎng)隔離變壓器、LED燈于一體,同時(shí)是貼片式的,節(jié)約PCB制板空間。在PCB布線時(shí)需要注意的是RD+、RD-和 TD+、TD-兩對(duì)高頻差分線的走線應(yīng)對(duì)稱并盡可能短。

            ENC424J600外圍硬件電路及HANRUN以太網(wǎng)變壓器插座外圍電路圖如圖2、圖3所示。

            

            圖2 ENC424J600外圍硬件電路

            

            圖3 HANRUN以太網(wǎng)變壓器插座外圍電路

            ENC424J600是單獨(dú)可用的快速以太網(wǎng)控制器。其與MCU的連接方式可采用具有工業(yè)標(biāo)準(zhǔn)的串行總線SPI或靈活的并行接口。SPI接口數(shù)據(jù)速率可達(dá)14 Mb/s、并行接口速率可達(dá)140 Mb/s。ENC424J600滿足10 baseTX全雙工、半雙工模式、100 baseTX全雙工、半雙工模式,4種模式均符合IEEE 802.3協(xié)議。芯片內(nèi)置PHY物理層及MAC媒體訪問(wèn)控制層。引擎具有RSA、DiffieHelman、AES、MD5、和SHA1算法。芯片具有44引腳TQFP和QFN兩種封裝形式。該芯片另一個(gè)突出特點(diǎn)是具有24 KB的SRAM Buffer,基本不需要外接SRAM。芯片SRAM Buffer的分配如圖1所示。SRAM Buffer被分為兩個(gè)區(qū)域,一般將General Purpose Buffer設(shè)為發(fā)送區(qū),RX FIFO Buffer設(shè)為接收區(qū),通過(guò)指針ERXST區(qū)分兩個(gè)區(qū)域,通常將接收區(qū)設(shè)置較大以防止接收幀溢出。



          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉