EMI電磁干擾一直是一個(gè)讓設(shè)計(jì)者們困惑不已的問題。大部分電路設(shè)計(jì)終究都會需要考慮電磁干擾的問題，而電磁干擾是否合格將關(guān)系到產(chǎn)品能夠最終上市。因此設(shè)計(jì)者們都希望在設(shè)計(jì)制造過程中就能最大程度上的降低EMI，本文就將對如何通過抑制EMI來降低電源的干擾來進(jìn)行講解。

EMI抑制

用于降低來自開關(guān)模式電源轉(zhuǎn)換器設(shè)計(jì)的輻射EMI之替代方法而面臨著其他的難題。一種傳統(tǒng)方法是在電源解決方案周圍增設(shè)EMI屏蔽，其將在金屬外殼內(nèi)包含一個(gè)EMI場。然而，EMI屏蔽會增加設(shè)計(jì)復(fù)雜性、尺寸和成本。在開關(guān)節(jié)點(diǎn)上(VSW)布設(shè)一個(gè)RC減振器電路可幫助減小電壓尖峰和后續(xù)的振鈴。可是增設(shè)一個(gè)減振器電路將降低工作效率，從而增加功率耗散，導(dǎo)致環(huán)境溫度和PCB溫度升高。

最后一種對策是采取優(yōu)良的PCB布局方案，包括使用局部低ESR陶瓷去耦電容器，并為所有的大電流通路采用簡短的PCB走線間隔，以最大限度地抑制寄生效應(yīng)，不過代價(jià)是增加了工程設(shè)計(jì)時(shí)間并延緩了產(chǎn)品的上市進(jìn)程。總的說來，為了同時(shí)滿足尺寸、效率、熱耗散和EMI規(guī)格要求，工程師必需具備豐富的電源設(shè)計(jì)經(jīng)驗(yàn)并做出艱難的權(quán)衡取舍，特別是在高輸入電壓、高輸出功率應(yīng)用中(原因如上所述)。為了評估折衷策略和設(shè)計(jì)一款符合EMI標(biāo)準(zhǔn)并滿足所有系統(tǒng)要求的電源轉(zhuǎn)換器，電路設(shè)計(jì)人員常常需要花費(fèi)大量的時(shí)間和精力。

通過以上的介紹可以看到，如果想要達(dá)到完美的EMI抑制效果，需要工程師擁有非常全面的電源知識，并且能夠?yàn)榱诉_(dá)到抑制電磁干擾的目的而權(quán)衡利弊犧牲掉一些其他的性能，即便最終順利完成也需要耗費(fèi)設(shè)計(jì)者大量的時(shí)間和精力。