摘要：設(shè)計了一種結(jié)構(gòu)簡單的基于LDO穩(wěn)壓器的帶隙基準(zhǔn)電壓源。以BrokaW帶隙基準(zhǔn)電壓源結(jié)構(gòu)為基礎(chǔ)來進(jìn)行設(shè)計。采用Cadence的Spectre仿真工具對電路進(jìn)行了完整模擬仿真，-20～125℃溫度范圍內(nèi)，基準(zhǔn)電壓溫度系數(shù)大約為17.4 ppm/℃，輸出精度高于所要求的5‰;在1 Hz到10 kHz頻率范圍內(nèi)平均電源抑制比(PSRR)為-46.8 dB。電路實現(xiàn)了良好的溫度特性和高精度輸出。

關(guān)鍵詞：帶隙基準(zhǔn);LDO穩(wěn)壓器;溫度系數(shù);電源抑制比;運算放大器

CMOS帶隙基準(zhǔn)電壓源不但能夠提供系統(tǒng)要求的基準(zhǔn)電壓或電流，而且具有功耗很小、高集成度和設(shè)計簡便等優(yōu)點，廣泛應(yīng)用于模擬集成電路和混合集成電路中。帶隙基準(zhǔn)電壓源為LDO提供一個精確的參考電壓，是LDO系統(tǒng)設(shè)計關(guān)鍵模塊之一。

基準(zhǔn)電壓的精度直接影響輸出電壓的精度，因此高精度基準(zhǔn)參考電壓電路是LDO穩(wěn)壓器的的關(guān)鍵。

1 LDO穩(wěn)壓器工作原理

圖1是一個典型LDO電路結(jié)構(gòu)。該結(jié)構(gòu)主要包括4個部分：誤差放大器、電阻反饋網(wǎng)絡(luò)、參考基準(zhǔn)電壓和調(diào)整管。當(dāng)基準(zhǔn)電壓源正常工作后，產(chǎn)生了一個精準(zhǔn)的參考電壓，輸入到誤差放大器的同相端。采樣串聯(lián)電阻對輸出電壓進(jìn)行分壓得到反饋電壓，并輸入到誤差比較器的反相端。誤差放大器放大基準(zhǔn)電壓和反饋電壓之間的差值，其輸出直接驅(qū)動調(diào)整元件，通過改變調(diào)整元件的導(dǎo)通情況來控制穩(wěn)壓器的輸出電壓。當(dāng)反饋電壓小于基準(zhǔn)電壓時，誤差放大器的輸出控制調(diào)整元件使其流過更大的電流，輸出電壓上升。反之亦然。

由上圖可知

Vout=(1+R3/R4)Vref (1)

2 帶隙基準(zhǔn)電壓源的設(shè)計

2.1 帶隙基準(zhǔn)的基本原理

產(chǎn)生基準(zhǔn)的目的是建立一個與電源和工藝無關(guān)、具有確定溫度特性的直流電壓或電流。帶隙基準(zhǔn)源的原理就是使負(fù)溫度系數(shù)和正溫度系數(shù)相互抵消來達(dá)到溫度補償?shù)哪康?。其基本原理如圖2所示：其中Vbe具有負(fù)溫度系數(shù)，而VT具有正溫度系數(shù)，將Vbe和VT按一定比例系數(shù)求和，即可得到零溫度系數(shù)的基準(zhǔn)輸出 Vref。

2.2 Brokaw結(jié)構(gòu)的帶隙基準(zhǔn)

圖3為一個非常簡單的Brokaw結(jié)構(gòu)帶隙基準(zhǔn)電壓源。Q4與Q5的發(fā)射極面積之比為N比1。M2與M3構(gòu)成電流鏡結(jié)構(gòu)，并且它們的寬長比相同。這使得流過Q4與Q5集電極的電流相等，從而我們可以得到如下的關(guān)系：

從這個式子我們可以看出，BrokaW結(jié)構(gòu)的帶隙基準(zhǔn)相較于前面的結(jié)構(gòu)最大的好處就是他將所需的R2的值減小了一半，并且直接在產(chǎn)生PTAT電流的支路上生成帶隙基準(zhǔn)電壓。

這樣不僅使得電路結(jié)構(gòu)簡化，同時減小了所需的靜態(tài)功耗。除此之外減小R2的值還能夠減小輸出電壓的噪聲。由于以上的優(yōu)點，使得它成為了一種非常流行的結(jié)構(gòu)。

2.3 帶隙基準(zhǔn)電壓的實現(xiàn)電路

實際的電路圖如圖4所示。帶隙基準(zhǔn)電壓的整個實現(xiàn)電路由啟動電路和Brokaw結(jié)構(gòu)帶隙基準(zhǔn)組成。對于基準(zhǔn)電壓源電路，啟動也是一個需要考慮的問題。當(dāng)電源上電時，所有的晶體管均傳輸零電流，因為電路的兩個支路允許零電流，則晶體管可能處于無限期關(guān)斷狀態(tài)，這時就需要增加電路以擺脫這種狀態(tài)。啟動電路就是為了使電路在上電過程中脫離零電流點而穩(wěn)定工作;另外，為了降低功耗，啟動電路在系統(tǒng)正常工作后應(yīng)斷開。

啟動電路由M1～M2組成。電路上電時，A點電位迅速提高，使得Mg導(dǎo)通，從而拉低了B點電位，電路啟動，并且M1導(dǎo)通，M2和M7導(dǎo)通，將A點電位拉低，使得Mg截止，啟動電路關(guān)閉，電路穩(wěn)定在正常工作點。

2. 4 電路仿真

電路基于1.0μm HVCMOS 40V/5V標(biāo)準(zhǔn)CMOS工藝模型，采用Cadence的Spectre進(jìn)行仿真。仿真結(jié)果如下：

根據(jù)圖5，由溫度系數(shù)計算公式：

可算得在-20～125 ℃溫度范圍內(nèi)溫度系數(shù)為17.4 ppm/℃，具有良好的溫度特性。

3 LDO緩沖器電路結(jié)構(gòu)設(shè)計

3.1 運算放大器的設(shè)計

運算放大器根據(jù)其中級聯(lián)放大單元的數(shù)目，可以分成單級、兩級和多級運放3類。單級運放結(jié)構(gòu)相對簡單，但增益較低;兩級運放能實現(xiàn)較高的性能，穩(wěn)定性較好，得到了廣泛應(yīng)用，但是速度、頻率特性方面一般比一級運放要差一些：3級以上的運放稱為多級運放，它們能實現(xiàn)更高的增益，但需要復(fù)雜的補償電路來保證運放的穩(wěn)定性。全差分運放是指輸入和輸出都是差分信號的運放，它同普通的單端輸出運放相比有以下幾個優(yōu)點：更低的噪聲;較大的輸出電壓擺幅;共模噪聲得到較好抑制;較好地抑制諧波失真的偶數(shù)階項等。所以高性能的運放多采用全差分形式。

一般常用的3種全差分運放有：直接套筒式共源共柵運放、折疊共源共柵運放和簡單兩級全差分運放。經(jīng)過比較，為了減小直接套筒式共源共柵結(jié)構(gòu)對運放輸出擺幅的限制，可以采用折疊共源共柵結(jié)構(gòu)。折疊結(jié)構(gòu)與直接套筒式結(jié)構(gòu)相比，功耗要略大一些，增益也有所降低，但是它的輸出電壓擺幅遠(yuǎn)大于前者，緩解了增益、電源電壓與輸出擺幅之間的矛盾。因此折疊共源共柵是一種廣泛應(yīng)用的運放結(jié)構(gòu)。

由于所設(shè)計的電路應(yīng)用于電源芯片系統(tǒng)中，基于速度等方面綜合考慮，選擇的是一個折疊式共源共柵運算放大器，另外由于運放在基準(zhǔn)中是用作負(fù)反饋，所以選用單端輸出的折疊運放。具體電路如下圖：

3.2 LDO緩沖器電路

將以上所述的帶隙基準(zhǔn)電路、運算放大器與電阻反饋網(wǎng)絡(luò)、LDO緩沖器相結(jié)合，即可得圖1所示典型LDO電路。根據(jù)輸出公式：

通過調(diào)節(jié)R3與R4比值即可獲得所需基準(zhǔn)電壓2.5 V。由圖7易知基準(zhǔn)輸出電壓精度高于5‰，滿足高精度要求。

4 結(jié)束語

LDO穩(wěn)壓器對基準(zhǔn)模塊具有較高的精度要求，從仿真結(jié)果可以看出在-20～125℃溫度范圍內(nèi)，基準(zhǔn)電壓溫度系數(shù)大約為17.4 ppm/℃，而且基準(zhǔn)電壓輸出精度高于5‰，是一種低溫度系數(shù)高精度的CMOS帶隙基準(zhǔn)電壓源。本文給出的帶隙基準(zhǔn)電壓源的設(shè)計方案符合LDO穩(wěn)壓器對高精度電壓的所需。