大規(guī)模多重輸入多重輸出(Massive MIMO)是一個非常有趣的5G無線研究領(lǐng)域。因?yàn)槠淇舍槍π乱淮鸁o線數(shù)據(jù)網(wǎng)絡(luò)提供多方面的優(yōu)勢，比如說以更高的數(shù)據(jù)傳輸率容納更多用戶，加強(qiáng)穩(wěn)定度之余，還可降低耗電量。

只要使用大規(guī)模MIMO應(yīng)用架構(gòu)，研究人員可透過系統(tǒng)設(shè)計(jì)軟件如LabVIEW和軟件定義無線電(SDR)，打造出一百二十八支天線的MIMO測試臺，迅速制作大規(guī)模的天線系統(tǒng)原型。由于現(xiàn)場可編程門陣列(FPGA)架構(gòu)邏輯的設(shè)計(jì)流程經(jīng)過簡化，高效能處理的部署過程也很順暢，所以該領(lǐng)域的研究人員可以透過一致的軟硬件設(shè)計(jì)流程，滿足這類超復(fù)雜系統(tǒng)的原型制作需求。

采大量天線　大規(guī)模MIMO提升無線數(shù)據(jù)傳輸率

行動裝置的數(shù)量和所消耗的無線資料量持續(xù)激增，促使研究人員須投入新技術(shù)的研究，才能滿足不斷成長的需求。新一代5G無線數(shù)據(jù)網(wǎng)絡(luò)必須搭配目前的通訊系統(tǒng)，克服容量限制、網(wǎng)絡(luò)穩(wěn)定性、覆蓋范圍、能源效率和延遲時間等難題。

大規(guī)模MIMO為5G的候選技術(shù)，在基地臺收發(fā)站(BTS)采用大量的天線(超過六十四支)，能夠大幅提升無線數(shù)據(jù)傳輸率和鏈接穩(wěn)定性?，F(xiàn)有標(biāo)準(zhǔn)的BTS架構(gòu)采用分區(qū)拓?fù)洌疃嘁仓挥邪酥炀€。

大規(guī)模MIMO囊括數(shù)百個天線組件，可透過預(yù)先編碼技巧把能源集中在目標(biāo)行動用戶身上，進(jìn)一步降低輻射。只要把無線能源導(dǎo)向特定的用戶，就能夠降低輻射，同時也可避免干擾其他使用者。

就目前受干擾限制的行動網(wǎng)絡(luò)而言，這是相當(dāng)吸引人的一點(diǎn)。如果大規(guī)模MIMO確實(shí)能提供上述效能，未來的5G網(wǎng)絡(luò)就會變得更快、可容納更多使用者，提供更出色的穩(wěn)定性和能源效率。

由于大規(guī)模MIMO的天線組件數(shù)量很多，也帶來了目前網(wǎng)絡(luò)所沒有的系統(tǒng)難題。舉例來說，就目前采用LTE或LTE-Advanced的進(jìn)階數(shù)據(jù)網(wǎng)絡(luò)而言，導(dǎo)引訊號負(fù)載(Pilot Overhead)必須和天線數(shù)量成比例。

大規(guī)模MIMO會透過通道互惠在上行和下行鏈路之間使用分時雙工(TDD)，藉此管理大量天線的負(fù)載。有了信道互惠，即可把上行導(dǎo)引訊號的信道狀態(tài)信息用于下行預(yù)先編碼器。實(shí)踐大規(guī)模MIMO的困難之處還包含了擴(kuò)充十倍的數(shù)據(jù)總線和接口，或是在大量的獨(dú)立射頻(RF)收發(fā)器之間達(dá)到更多也更分散的同步化效能。

正因?yàn)檫@些時序、處理和數(shù)據(jù)收集難題，所以原型制作便顯得更重要。如果研究人員要檢驗(yàn)理論內(nèi)容，就得從理論研究轉(zhuǎn)向測試臺。只要在實(shí)際情境中使用實(shí)際波形，研究人員即可開發(fā)原型，判斷大規(guī)模MIMO的可行性和商用價值。就像所有的全新無線標(biāo)準(zhǔn)或技術(shù)一樣，從概念轉(zhuǎn)移至原型確實(shí)會影響實(shí)際的部署和商品化程序。

SDR搭配系統(tǒng)設(shè)計(jì)軟件　MIMO系統(tǒng)架構(gòu)彈性大躍進(jìn)

完整的大規(guī)模MIMO系統(tǒng)應(yīng)用架構(gòu)須包含必備的軟硬件，藉此打造出多功能、可擴(kuò)充及靈活有彈性的大規(guī)模MIMO測試臺，以便透過重點(diǎn)頻帶與帶寬提供實(shí)時的雙向通訊效能給研究社群。

圖1　瑞典隆德大學(xué)的大規(guī)模MIMO測試臺采用了USRP RIO(a)和客制化的交叉極化平面天線數(shù)組(b)。

藉由SDR和系統(tǒng)設(shè)計(jì)軟件，就可以發(fā)揮MIMO系統(tǒng)的模塊化特性，把數(shù)個節(jié)點(diǎn)擴(kuò)充為一百二十八支天線的大規(guī)模MIMO系統(tǒng)。透過靈活有彈性的硬件，即可隨著無線研究需求變化而重新部署至其他設(shè)定，比如說做為分布式節(jié)點(diǎn)部署于隨建即連(Ad-hoc)網(wǎng)絡(luò)，也可做為多細(xì)胞協(xié)調(diào)網(wǎng)絡(luò)。

瑞典隆德大學(xué)(Lund University)Ove Edfors和Fredrik Tufvesson教授采用大規(guī)模MIMO應(yīng)用架構(gòu)，與美商國家儀器(NI)合作開發(fā)出全球最大的MIMO系統(tǒng)(圖1)。該系統(tǒng)用了五十個SDR，打造出一百支天線的大規(guī)模MIMO BTS設(shè)定，如表1所示。

NI和隆德大學(xué)的研究團(tuán)隊(duì)根據(jù)SDR的概念，使用類似LTE的物理層和TDD開發(fā)出系統(tǒng)軟件和物理層，藉此提供行動存取功能。這次合作所開發(fā)出來的軟件已成為大規(guī)模MIMO應(yīng)用架構(gòu)的軟件組件。

就像其他的通訊網(wǎng)絡(luò)一樣，大規(guī)模MIMO系統(tǒng)包含BTS和客戶端設(shè)備(UE)或行動使用者。事實(shí)上，大規(guī)模MIMO主要是為了行動應(yīng)用而設(shè)計(jì)的，包含BTS、UE或行動使用者。然而，大規(guī)模MIMO和傳統(tǒng)的拓?fù)浜懿灰粯?，主要差別在于配置大量的BTS天線，能夠同時和多個UE通訊。

就NI和隆德大學(xué)合作開發(fā)的系統(tǒng)而言，BTS的系統(tǒng)設(shè)計(jì)針對每個UE提供十個基地臺天線組件，可供十個使用者以完整帶寬同時存取一百個天線基地臺。經(jīng)過證實(shí)，每個UE有十個基地臺天線的設(shè)計(jì)有助于提高理想增益。

大規(guī)模MIMO系統(tǒng)內(nèi)有一組UE會同時把一組正交導(dǎo)引訊號傳輸至BTS。接著就可以使用收到的上行導(dǎo)引訊號來評估信道矩陣，在下行時槽內(nèi)，這項(xiàng)通道評估會用于計(jì)算下行訊號的預(yù)先編碼器。

理論上，每個行動使用者即可透過無干擾的通道接收專屬于自己的訊息。預(yù)先編碼器設(shè)定是一種開放的研究領(lǐng)域，可針對不同的系統(tǒng)設(shè)計(jì)目標(biāo)加以設(shè)計(jì)，舉例來說，預(yù)先編碼器可設(shè)計(jì)為對其他使用者零干擾、盡可能降低輻射功率，也可減少所傳輸射頻訊號的峰均功率比。

透過上述設(shè)計(jì)，大規(guī)模MIMO應(yīng)用架構(gòu)可支持高達(dá)20MHz的瞬間實(shí)時帶寬，并從六十四支天線擴(kuò)充為一百二十八支，還能夠提供給多個獨(dú)立UE使用。表1是在此環(huán)境下，部署類似LTE協(xié)議的參數(shù)狀態(tài)，其中采用一個2,048個點(diǎn)的快速傅立葉變換(FFT)和0.5毫秒的時槽。0.5毫秒的時槽可確保合適的通道和諧狀態(tài)，提高行動測試情境(也就是UE移動中)的通道互惠效能。

大規(guī)模MIMO系統(tǒng)的四大設(shè)計(jì)關(guān)鍵如下。

靈活的SDR，可擷取并傳輸射頻訊號。

無線電站之間可達(dá)到準(zhǔn)確的時間與頻率同步化。

高輸出率的精確總線，可遷移并匯整大量的數(shù)據(jù)。

出色的處理效能，可用于物理層和媒體訪問控制(MAC)執(zhí)行，藉此滿足實(shí)時效能需求。

理論上，這些關(guān)鍵項(xiàng)目可針對不同的研究需求快速完成客制化。本文的應(yīng)用架構(gòu)集結(jié)了SDR、頻率分配模塊、高輸出率PXI系統(tǒng)和LabVIEW，提供穩(wěn)健又精確的原型制作平臺，進(jìn)一步滿足研究需求。其中，SDR透過一個半寬1U、機(jī)架安裝式的機(jī)殼，提供整合式2×2 MIMO收發(fā)器和高效能FPGA，有助于加速基頻處理作業(yè)(圖2)。此外，其可透過PCI Express×4連接至主機(jī)控制器和系統(tǒng)控制器，能夠以高達(dá)800Mbit/s的數(shù)據(jù)串流速度傳輸至桌上型或PXI Express主計(jì)算機(jī)，或透過ExpressCard以200Mbit/s的速度傳輸至筆記本電腦。

圖2　USRP RIO硬件(a)和系統(tǒng)方塊圖(b)

上述的SDR硬件名為USRP RIO，搭載LabVIEW可重設(shè)I/O(RIO)架構(gòu)，其中結(jié)合開放式的系統(tǒng)設(shè)計(jì)軟件和高效能硬件，有助于大幅簡化開發(fā)作業(yè)。緊密的軟硬件整合能夠降低系統(tǒng)整合的難度，對于如此大規(guī)模的系統(tǒng)更是如此，可以讓研究人員致力于研究項(xiàng)目。

PXI Express機(jī)箱背板

大規(guī)模MIMO應(yīng)用架構(gòu)采用PXIe-1085這款進(jìn)階的18槽式PXI機(jī)箱，其中每個插槽皆搭載PCI Express Generation 2技術(shù)，可達(dá)到高輸出、低延遲的應(yīng)用效能。此機(jī)箱可提供4Gbit/s的單插槽帶寬、12Gbit/s的系統(tǒng)帶寬。

圖3　18槽式PXIe-1085機(jī)箱(a)和系統(tǒng)方塊圖(b)

圖3為雙切換器背板架構(gòu)。如要建置高信道數(shù)系統(tǒng)，可透過菊鏈方式把多個PXI機(jī)箱串聯(lián)在一起，也可放入星形設(shè)定。

高效能可重設(shè)FPGA處理模塊

大規(guī)模MIMO應(yīng)用架構(gòu)采用FPGA模塊如FlexRIO，在PXI機(jī)箱中加入靈活高效能的處理模塊，透過LabVIEW FPGA Module即可設(shè)計(jì)程序。該FPGA模塊可獨(dú)立使用，提供客制化的大型Xilinx Kintex-7 410T和PCI Express Generation 2×8聯(lián)機(jī)功能給PXI Express背板。

八通道頻率同步化

另外，OctoClock頻率分配模塊具有八個信道，可以八種方式透過長度匹配軌跡放大并分割一個外部10MHz參考和每秒脈波數(shù)(PPS)訊號，進(jìn)一步提供頻率和時間同步化效能給最多八個USRP裝置。

圖4　OctoClock-G模塊(a)和系統(tǒng)方塊圖(b)

OctoClock-G使用全球衛(wèi)星定位系統(tǒng)(GPS)授時的振蕩器(GPSDO)，額外加入一個內(nèi)部的時間與頻率參考，圖4為OctoClock-G系統(tǒng)簡圖。正面板的切換器可讓使用者選擇內(nèi)部GPSDO和外部參考。

LabVIEW系統(tǒng)設(shè)計(jì)環(huán)境

LabVIEW具備整合式工具流，有助于管理系統(tǒng)層級的軟硬件細(xì)節(jié);透過GUI顯示系統(tǒng)信息;開發(fā)通用處理器(GPP)、Real-Time和FPGA程序代碼;并且把程序代碼部署至研究測試臺。有了LabVIEW，用戶即可整合額外的程序設(shè)計(jì)語言，包含ANSI C/C++(透過呼叫庫節(jié)點(diǎn))、VHDL(透過IP整合節(jié)點(diǎn))，甚至是.m檔案指令(透過LabVIEW MathScript RT Module)。這樣一來即可開發(fā)出高效能實(shí)作項(xiàng)目，兼顧出色的穩(wěn)定性和客制化功能。大規(guī)模MIMO應(yīng)用架構(gòu)運(yùn)用了LabVIEW的高生產(chǎn)力特性，以及可透過LabVIEW FPGA設(shè)計(jì)并控制I/O細(xì)節(jié)的功能。

PXI機(jī)箱滿足大數(shù)據(jù)輸出需求

上述的軟硬件平臺元素組合成一個測試臺，可把數(shù)支天線擴(kuò)充為超過一百二十八支同步化天線，該天線系統(tǒng)囊括了六十四個雙信道SDR裝置，連接至四個設(shè)為星形架構(gòu)的PXI機(jī)箱。主機(jī)箱可匯整所有數(shù)據(jù)，以便透過FPGA處理器和搭載四核心英特爾(Intel)i7的PXI控制器集中處理這些數(shù)據(jù)。

圖5　PXIe-7976R FlexRIO模塊(a)和系統(tǒng)方塊圖(b)

如圖5所示，主機(jī)箱把PXIe-1085機(jī)箱做為主要的數(shù)據(jù)匯整節(jié)點(diǎn)和實(shí)時訊號處理引擎。PXI機(jī)箱提供了十七個開放式插槽可用于輸入/輸出裝置，此外還有時序與同步化、可實(shí)時處理訊號的FlexRIO FPGA機(jī)板、可連接至子機(jī)箱的擴(kuò)充模塊。

圖6　可擴(kuò)充的大規(guī)模MIMO系統(tǒng)方塊圖結(jié)合PXI和USRP RIO。

一百二十八支天線的大規(guī)模MIMO BTS需要出色的數(shù)據(jù)輸出效能，才能夠匯整并處理I/Q樣本，進(jìn)而透過一百二十八個信道實(shí)時完成收發(fā)作業(yè);市面上的PXIe機(jī)箱如PXIe-1085則可確實(shí)滿足此需求，支持的PCI Generation 2×8數(shù)據(jù)路徑能夠達(dá)到最高3.2GB/s的輸出率(圖6)。

在主機(jī)箱的Slot 1內(nèi)，PXIe-8135 RT控制器或嵌入式計(jì)算機(jī)可做為中央系統(tǒng)控制器。PXIe-8135 RT配備2.3GHz的四核心Intel Core i7處理器(單核心Turbo Boost模式可達(dá)3.3GHz)。

主機(jī)箱裝載了四個PXIe-8384(S1到S4)接口模塊，可以把子機(jī)箱連接至主系統(tǒng)。機(jī)箱之間的通訊除了透過MXI之外，還仰賴了PCI Express Generation 2×8，可以在主機(jī)箱和其他子節(jié)點(diǎn)之間提供高達(dá)3.2GB/s的效能。

此系統(tǒng)還配備最多八個FPGA模塊，可滿足大規(guī)模MIMO系統(tǒng)的實(shí)時訊號處理需求;插槽位置提供一個范例設(shè)定，其中的FPGA可以串聯(lián)起來，支持每個子節(jié)點(diǎn)的數(shù)據(jù)處理需求。每個FPGA模塊都可以彼此透過背板接收或傳輸資料，甚至可以連接所有的SDR，延遲時間不到5微秒、輸出率高達(dá)3GB/s。

時序和同步化至關(guān)重要

如果系統(tǒng)要部署大量的無線電，時序和同步化都很重要，這都是大規(guī)模MIMO系統(tǒng)的關(guān)鍵。BTS系統(tǒng)共享一個10MHz參考頻率和一個數(shù)字觸發(fā)器，可啟動每個無線電的擷取或產(chǎn)生功能，確保整個系統(tǒng)的同步化效能(圖7)。

圖7　大規(guī)模MIMO 頻率分配方塊圖

PXIe-6674T時序和同步化模塊配備OCXO，位于主機(jī)箱的Slot 10，可產(chǎn)生穩(wěn)定又準(zhǔn)確的10MHz參考頻率(50ppb準(zhǔn)確度)，并提供數(shù)字觸發(fā)器讓裝置與主要OctoClock-G頻率分配模塊達(dá)成同步化。

接著OctoClock-G就會供應(yīng)并緩沖10MHz參考(MCLK)和觸發(fā)器(MTrig)給OctoClock模塊，從第一個到第八個依序完成，然后供應(yīng)至SDR裝置，藉此確保每條天線都可以共享10MHz參考頻率和主機(jī)觸發(fā)器。此外，上述的控制架構(gòu)可針對每個無線電/天線組件提供精確的控制功能。

基地臺應(yīng)用架構(gòu)軟件是專門為了滿足表1所述的系統(tǒng)目標(biāo)而設(shè)計(jì)的，OFDM物理層處理功能會分配至SDR裝置的FPGA內(nèi)，MIMO物理層處理組件則會分配至PXI主機(jī)箱的FPGA。

更高階的MAC函式會在PXI控制器上、Intel為架構(gòu)的通用處理器(GPP)上執(zhí)行。此系統(tǒng)架構(gòu)有助于處理大量資料，同時降低延遲以維持信道互惠效能預(yù)先編碼參數(shù)會直接從接收器傳送至傳輸器，藉此優(yōu)化系統(tǒng)效能。

從天線開始，OFDM物理層處理會在FPGA上執(zhí)行，這樣一來，需要最大量運(yùn)算資源的處理作業(yè)就會在天線附近執(zhí)行。這樣的運(yùn)算結(jié)果就會在MIMO接收器IP結(jié)合起來，替每個使用者和每個子載波解析信道信息。

算出來的通道參數(shù)會傳輸至MIMO TX區(qū)塊，預(yù)先編碼會在此套用，把能源集中在單一用戶的退回路徑。雖然MAC有些部分會實(shí)作于FPGA，大部分和其他較上層的處理都會實(shí)作于GPP。系統(tǒng)每個階段所使用的特定算法也是相當(dāng)活躍的研究領(lǐng)域。

UE就是具有單一輸入單一輸出(SISO)或2×2 MIMO無線功能的手機(jī)，或其他無線裝置。UE原型可采用市面上的SDR，配備整合式GPSDO，使用接線PCI Express把筆記本電腦連接至ExpressCard(圖8)。

圖8　標(biāo)準(zhǔn)的UE設(shè)定，搭配筆記本電腦和USRP RIO

事實(shí)上，GPSDO非常重要，因?yàn)樗峁└錾念l率準(zhǔn)確度，還可提供同步化和地理位置功能，滿足未來的系統(tǒng)擴(kuò)充需求。典型的測試臺實(shí)作可能包含多個UE系統(tǒng)，其中每個SDR可能代表一或兩個UE裝置。

UE上的軟件實(shí)作方式就像BTS一樣，然而此軟件會做為單一天線系統(tǒng)而實(shí)作，把物理層放在SDR的FPGA，把MAC層放在主機(jī)PC。

PXI平臺推進(jìn)5G研究時程

透過LabVIEW系統(tǒng)設(shè)計(jì)軟件搭配USRP RIO和PXI平臺，徹底改革了高階研究系統(tǒng)的原型制作方式。本文說明一個建置大規(guī)模MIMO系統(tǒng)的實(shí)用選項(xiàng)，有助于促進(jìn)未來的5G研究。

把如此獨(dú)一無二的NI技術(shù)組合用于應(yīng)用架構(gòu)，即可針對大量的無線電同步化時間和頻率，PCI Express基礎(chǔ)架構(gòu)也可滿足輸出需求，藉此以超過15.7GB/s的速度，在上行和下行傳輸并匯整I/Q樣本。FPGA的設(shè)計(jì)流程可簡化物理層和MAC層的高效能處理作業(yè)，滿足實(shí)時的時序需求。