引言

　　針對(duì)使用 HDMI 多路復(fù)用中繼器的用戶(hù)，本文提供了如何通過(guò)精心設(shè)計(jì)印刷電路板 (PCB) 來(lái)實(shí)現(xiàn)器件全部性能最優(yōu)化的設(shè)計(jì)指導(dǎo)。我們將對(duì)高速 PCB 設(shè)計(jì)的一些主要方面的重要概念進(jìn)行解釋?zhuān)⒔o出一些建議。本文涵蓋了層堆棧、差動(dòng)線(xiàn)跡、受控阻抗傳輸線(xiàn)、非連續(xù)性、布線(xiàn)指南、參考平面、過(guò)孔以及去耦電容器等內(nèi)容。

層堆棧

　　HDMI 多路復(fù)用中繼器的外引腳是專(zhuān)門(mén)針對(duì) HDTV 接收機(jī)電路中的設(shè)計(jì)（見(jiàn)圖 1）而量身定制的。封裝的每一側(cè)都提供了一個(gè) HDMI 端口，具有四個(gè)差動(dòng) TMDS 信號(hào)對(duì)，從而實(shí)現(xiàn)三個(gè)輸入端口和一個(gè)輸出端口。剩余信號(hào)由電源軌、Vcc 和接地以及低速信號(hào)（例如：I2C 接口、熱插拔和多路復(fù)用選擇器引腳）組成。

　　完成一個(gè)低 EMI PCB 設(shè)計(jì)最少需要四層堆棧（見(jiàn)圖 2）。層堆棧應(yīng)按照下列順序（自上而下）：TMDS 信號(hào)層，接線(xiàn)層，電源層和控制信號(hào)層。

圖2 建議在一個(gè)接收機(jī) PCB 設(shè)計(jì)中使用 4 或 6 層堆棧。

　　在頂層上對(duì)高速 TMDS 線(xiàn)跡布線(xiàn)可以避免使用過(guò)孔（及其電感），并且允許從 HDMI 連接器至中繼器輸入以及從中繼器輸出至后續(xù)接收機(jī)電路的干凈互聯(lián) (clean interconnect)。

　　在高速信號(hào)層的下面放置一個(gè)堅(jiān)實(shí)的接地層，這樣就可以為傳輸線(xiàn)路互聯(lián)建立一個(gè)受控阻抗，并為返回電流提供一個(gè)優(yōu)異的低電感通路。

　　在緊挨接地層的下方放置電源層可以創(chuàng)建額外的高頻旁路電容。

　　在底層布線(xiàn)低速控制信號(hào)可實(shí)現(xiàn)更大的靈活性，因?yàn)檫@些信號(hào)鏈通常擁有允許非連續(xù)性（如過(guò)孔）的裕度。

　　如果需要一個(gè)額外電源電壓層或信號(hào)層，那么就應(yīng)添加一個(gè)二級(jí)電源層/接地層系統(tǒng)至該堆棧，以使其保持對(duì)稱(chēng)。這樣就可以使堆棧保持機(jī)械穩(wěn)定，并防止其變形。每個(gè)電源系統(tǒng)的電源層和接地層均可以被緊密地放置在一起，從而大大增加高頻旁路電容。

差動(dòng)線(xiàn)跡

　　HDMI 使用轉(zhuǎn)換最小化差分信令 (TMDS)，用于傳輸高速串行數(shù)據(jù)。差分信令為單端信令帶來(lái)了極大的好處。

　　在單端系統(tǒng)中，電流通過(guò)一個(gè)電感從電源流至負(fù)載，并經(jīng)由一個(gè)接地層或線(xiàn)路返回。該電流引起的橫向電磁 (TEM) 波會(huì)自由地向外部環(huán)境輻射，從而引起嚴(yán)重的電磁干擾 (EMI)（見(jiàn)圖3）。而且，電感中的外部源噪聲不可避免地被接收機(jī)放大，從而破壞信號(hào)完整性。

　　替代差分信令要使用兩個(gè)電感，一個(gè)用于正向電流，另一個(gè)用于電流返回。因此，當(dāng)緊密耦合時(shí)，該兩個(gè)電感中的電流為等量，但是極性卻相反，并且其電磁場(chǎng)消失。現(xiàn)在，電磁場(chǎng)被“搶走”的兩個(gè)電感的 TEM 波均不能向環(huán)境中輻射。只有在電感環(huán)路外部有極小的邊緣磁場(chǎng)時(shí)才會(huì)發(fā)生輻射，從而產(chǎn)生極低的 EMI（見(jiàn)圖3）。

圖3 來(lái)自單個(gè)電感周?chē)笊⑸浯艌?chǎng)和差動(dòng)信號(hào)對(duì)緊密耦合電感環(huán)路的外部小散射磁場(chǎng)的 TEM 波輻射

　　緊密電耦合的另一個(gè)好處是，感應(yīng)至兩個(gè)電感的外部噪聲均以等量共模噪聲的形式出現(xiàn)在接收機(jī)輸入端上。具有差動(dòng)輸入的接收機(jī)均只對(duì)信號(hào)差異敏感，而對(duì)共模信號(hào)不敏感。因此，該接收機(jī)抑制了共模噪聲，并保持了信號(hào)完整性。

　　為了使差分信令可以工作在一個(gè) PCB 上，一個(gè)差動(dòng)信號(hào)對(duì)的兩個(gè)線(xiàn)跡間距必須在整個(gè)線(xiàn)跡長(zhǎng)度上保持一致。否則，間距變化就會(huì)引起磁場(chǎng)耦合不平衡，從而降低磁場(chǎng)消除的效果，造成 EMI 增加。

　　除了更大的 EMI 以外，電感間距的變化也會(huì)引起信號(hào)對(duì)差動(dòng)阻抗的變化，從而造成阻抗控制傳輸系統(tǒng)的中斷，進(jìn)而造成破壞信號(hào)完整性的信號(hào)反射。

　　除了間距一致以外，兩個(gè)電感均必須為相等的電氣長(zhǎng)度，以確保其信號(hào)在相同時(shí)間到達(dá)接收機(jī)輸入端。圖 4 顯示了相等及不同長(zhǎng)度線(xiàn)跡的邏輯狀態(tài)改變期間一個(gè)差動(dòng)對(duì)的“+”和“”信號(hào)。

圖4 不同電氣長(zhǎng)度的線(xiàn)跡會(huì)引起信號(hào)間的相移，從而產(chǎn)生導(dǎo)致嚴(yán)重 EMI 問(wèn)題的差動(dòng)信號(hào)

　　對(duì)于相同長(zhǎng)度的線(xiàn)跡而言，兩個(gè)信號(hào)相等且極性相反。因此，它們的和必須為零。如果這些線(xiàn)跡的電氣長(zhǎng)度不同，那么較短線(xiàn)跡上的信號(hào)就會(huì)比較長(zhǎng)線(xiàn)跡上的信號(hào)較早地改變狀態(tài)。在此期間，兩個(gè)線(xiàn)跡均驅(qū)動(dòng)電流至相同方向。由于往往會(huì)作為返回通路的長(zhǎng)線(xiàn)跡繼續(xù)驅(qū)動(dòng)電流（“早”驅(qū)動(dòng)電流），因此短線(xiàn)跡必須找到其經(jīng)由一個(gè)參考層（電源層或接地層）的返回通路。

　　當(dāng)將兩個(gè)信號(hào)相加時(shí)，該總信號(hào)在過(guò)渡相期間從零電平轉(zhuǎn)移。在高頻條件下，這些差動(dòng)信號(hào)以大幅急劇瞬態(tài)的形式出現(xiàn)，其顯示在接地層上，從而引起嚴(yán)重的 EMI 問(wèn)題。

　　需要注意的是，“噪聲”脈沖的寬度同兩個(gè)信號(hào)間的相移相等，并可以被轉(zhuǎn)換成一個(gè)給定頻率的時(shí)間差。該時(shí)間差（也稱(chēng)為對(duì)內(nèi)時(shí)滯）由 HDMI 規(guī)定，用于 225 MHz TMDS 時(shí)鐘速率 0.4 TBIT 的接收機(jī)，其將轉(zhuǎn)換為 178 ps 最大值。對(duì)于一個(gè) HDMI 發(fā)送器而言，該規(guī)范要求 0.15 TBIT，以用于 225 MHz 的 TMDS 時(shí)鐘速率，其將轉(zhuǎn)換為66 ps最大值。

　　由于像素生成需要四個(gè)差動(dòng) TMDS 信號(hào)對(duì)（3 個(gè)數(shù)據(jù)信號(hào)+1 個(gè)時(shí)鐘信號(hào)）的同步傳輸，因此其必須在相同時(shí)間到達(dá)接收機(jī)。理想情況下，所有四個(gè)信號(hào)對(duì)應(yīng)該為相等的電氣長(zhǎng)度，以保證零時(shí)間差。但是，對(duì)一個(gè) 0.2 TCHARACTER + 1.78 ns 的接收機(jī)而言，HDMI 允許一個(gè)最大的對(duì)間時(shí)滯 (信號(hào)對(duì)之間的時(shí)間差)，從而會(huì)產(chǎn)生總計(jì)2.67 ns 的時(shí)間，以用于 225 MHz 的 TMDS 時(shí)鐘。對(duì)一個(gè) HDMI 發(fā)送器而言，該規(guī)范要求產(chǎn)生 888ps 的 0.2 TCHARACTER。

受控阻抗傳輸線(xiàn)

　　受控阻抗線(xiàn)跡可用于匹配傳輸介質(zhì)的差動(dòng)阻抗（例如：線(xiàn)纜）和端接電阻。差動(dòng)阻抗由信號(hào)對(duì)線(xiàn)跡的物理幾何、它們同鄰近接地層的關(guān)系以及 PCB 電介質(zhì)決定。這些幾何形狀必須在整個(gè)線(xiàn)跡長(zhǎng)度上保持一致。

　　圖5 描述了微波傳輸帶 (Microtrip) 線(xiàn)跡（外層線(xiàn)跡）及帶狀線(xiàn)線(xiàn)跡（通常是被兩個(gè)接地層夾在中間的層堆棧內(nèi)線(xiàn)跡）阻抗計(jì)算相關(guān)的參數(shù)。

圖5 差動(dòng)線(xiàn)跡的物理幾何

　　為了計(jì)算出圖 5 中 100Ω 差動(dòng)阻抗 TMDS 信號(hào)對(duì)的線(xiàn)跡幾何，可以使用閉式方程 1 6。

1、對(duì)于松散耦合帶狀線(xiàn)而言，s > 12 mils，數(shù)字 0.748 可能被 0.374 替換。
2、W 2h 時(shí)，最大誤差為 3%
3、為了獲得最佳精確度，使 b t > 2W 及 b > 4t，其中，b 為接地層之間的電介質(zhì)厚度。

　　考慮到差動(dòng)信號(hào)對(duì)及其環(huán)境之間的距離，圖 5 顯示了一個(gè)線(xiàn)跡 X，其未與鄰近的“+”和“”導(dǎo)體中的電流關(guān)聯(lián)。X 可以為另一信號(hào)對(duì)線(xiàn)跡、一個(gè)接地屏蔽線(xiàn)跡或一個(gè) TTL/CMOS 線(xiàn)跡。

　　對(duì)于鄰近信號(hào)對(duì)和屏蔽線(xiàn)跡而言，使距離 d 等于 3 s。在一側(cè)運(yùn)行屏蔽線(xiàn)跡（接地更為適宜），可能會(huì)創(chuàng)建一個(gè)增加 EMI 的失衡。接地線(xiàn)跡屏蔽應(yīng)該對(duì)下層接地層有一個(gè)過(guò)孔散射。

　　請(qǐng)注意！乍一看上面的方程式，其呈現(xiàn)出一種可獲得線(xiàn)跡幾何的比較便宜的方法。但是，這些函數(shù)均基于經(jīng)驗(yàn)數(shù)據(jù)，并代表最佳情況下的近似值。實(shí)際精確度可能會(huì)有非常大的不同，各種原因甚至?xí)鸶哌_(dá) 10% 的可能誤差。

　　從長(zhǎng)遠(yuǎn)來(lái)看，一種更精確、成本更低的方法是使用一個(gè) 2D 或更好的場(chǎng)求解器。它是一種可對(duì)麥克斯韋 (Maxwell) 方程式求解并計(jì)算出任意橫截面?zhèn)鬏斁€(xiàn)電場(chǎng)和磁場(chǎng)的軟件工具。它還可以由以上這些計(jì)算出電氣性能項(xiàng)，例如：特性阻抗、信號(hào)速度、串?dāng)_和差動(dòng)阻抗。一些場(chǎng)求解器還可以計(jì)算出導(dǎo)體內(nèi)的電流分布情況。相對(duì)于近似法而言，一個(gè) 2D 場(chǎng)求解器的優(yōu)勢(shì)在于其考慮了幾乎所有任意橫截面幾何的靈活性。除了第一階項(xiàng)（例如：線(xiàn)寬、電介質(zhì)厚度和電解介質(zhì)常量）以外，第二階項(xiàng)（例如：線(xiàn)跡厚度、阻焊和線(xiàn)跡蝕刻背面）均可以被考慮到。

非連續(xù)性

　　非連續(xù)性就是信號(hào)路徑中差動(dòng)線(xiàn)跡阻抗偏離于其規(guī)定值（100Ω，即 15% HDMI）的地方，并假定更高或更低的阻抗值。非連續(xù)性可以引起由阻抗不匹配帶來(lái)的信號(hào)反射，進(jìn)而破壞信號(hào)完整性。這些主要是有效線(xiàn)跡寬度或線(xiàn)間間距變化的結(jié)果，而這些變化又是由不可避免的沿信號(hào)路徑線(xiàn)跡幾何傳輸，或由較差的信號(hào)線(xiàn)跡布線(xiàn)引起的。
可能發(fā)生非連續(xù)性的位置為：

HDMI 連接器焊盤(pán)同信號(hào)線(xiàn)跡相遇處

信號(hào)線(xiàn)跡碰到過(guò)孔、電阻器組件盤(pán)或 IC 引腳處

信號(hào)線(xiàn)跡 90o 彎曲處

信號(hào)對(duì)被分離以圍繞一個(gè)物體布線(xiàn)的地方

　　在差動(dòng)阻抗、TDR、和測(cè)試期間將非連續(xù)性探測(cè)出來(lái)。一個(gè)TDR（時(shí)間域反射計(jì)）是一種用來(lái)描繪和定位金屬導(dǎo)體中故障的電子儀器。

　　一個(gè) TDR 沿導(dǎo)體傳輸一個(gè)快速上升時(shí)間脈沖。如果該導(dǎo)體為統(tǒng)一阻抗，并被正確地封端 (terminated)，那么整個(gè)發(fā)射脈沖將在遠(yuǎn)端終端被吸收，且沒(méi)信號(hào)會(huì)被反射回 TDR。但是，存在阻抗非連續(xù)性的情況下，所有非連續(xù)性都將構(gòu)成一個(gè)被反射回反射計(jì)（reflectometer）的回波。阻抗增加會(huì)產(chǎn)生一個(gè)增強(qiáng)原始脈沖的回波，與此同時(shí)，阻抗減少會(huì)產(chǎn)生一個(gè)同原始脈沖相對(duì)的回波。

　　在輸出/輸入端測(cè)量出產(chǎn)生的 TDR 反射脈沖，其將以時(shí)間函數(shù)的形式顯示或繪制出來(lái)，因?yàn)榻o定傳輸介質(zhì)中信號(hào)傳播的速度相對(duì)不變，并且可以以線(xiàn)跡長(zhǎng)度函數(shù)的形式被讀取出來(lái)。

圖6 TDR 顯示表明了非連續(xù)性的位置

　　PCB 設(shè)計(jì)的目的在于盡可能將非連續(xù)性最小化，從而消除反射并保持信號(hào)完整。遵循一組布線(xiàn)指南，有助于避免不必要的非連續(xù)性。剩下的不可避免的非連續(xù)性應(yīng)集中在一起，也就是說(shuō)將這一區(qū)域的面積應(yīng)保持較小，并盡可能的緊密放置。這一想法就是將各個(gè)反射點(diǎn)集中在某個(gè)區(qū)域，而不是將其分布在整個(gè)信號(hào)路徑里。

　　利用 TDR 看到的大量非連續(xù)性直接受到 TDR 使用的脈沖邊緣速率的影響。TDR 邊緣速率越快，出現(xiàn)的非連續(xù)性就會(huì)越多，并且阻抗峰值就越大。通過(guò) HDMI 規(guī)范，他們定義了邊緣速率（通常為 200ps）。圖 6 對(duì)該點(diǎn)進(jìn)行了描述。圖中的低線(xiàn)壓采用 30ps 邊緣速率，高線(xiàn)壓采用 200pf 濾波器。當(dāng)使用 200ps 邊緣速率濾波器時(shí)，由出現(xiàn)在低線(xiàn)壓上的 TPA 電路板 SMA 產(chǎn)生的非連續(xù)性均為完全不可見(jiàn)。

布線(xiàn)指南

　　當(dāng)試圖保持信號(hào)完整性和低 EMI 時(shí)，具有 PCB 布線(xiàn)的一些指南是必不可少的。盡管似乎有無(wú)數(shù)的預(yù)防方法可以采用，但是本章節(jié)僅僅推薦使用一些主要的布局指南。

1、在不匹配點(diǎn)上采用小彎曲度修正，可減少差動(dòng)對(duì)內(nèi)的時(shí)滯。

2、減少由組件放置和 IC 外腳引線(xiàn)以及信號(hào)路徑上較大角度修正所引起的對(duì)間時(shí)滯。采用斜切式彎曲 (chamfered corner)，其長(zhǎng)度和線(xiàn)寬之比為 3 比 5。彎曲之間的距離應(yīng)最少為線(xiàn)寬的 8 到 10 倍左右。

3、使用45 o 彎曲（斜切式彎曲）替代直角（90o）彎曲。直角彎曲會(huì)增加有效線(xiàn)寬，改變差動(dòng)線(xiàn)跡阻抗，從而出現(xiàn)一個(gè)較短的中斷點(diǎn)。一個(gè)45o 彎曲可以看作是一個(gè)時(shí)間更短的中斷點(diǎn)。

4、當(dāng)在一個(gè)物體周?chē)M(jìn)行布線(xiàn)時(shí)，應(yīng)對(duì)并聯(lián)的一對(duì)線(xiàn)跡進(jìn)行布線(xiàn)。將線(xiàn)跡分離開(kāi)來(lái)布線(xiàn)會(huì)改變線(xiàn)與線(xiàn)之間的間距，從而引起差動(dòng)阻抗的改變以及非連續(xù)現(xiàn)象的出現(xiàn)。

圖8 在一個(gè)物體周?chē)牟季€(xiàn)

5、在信號(hào)路徑內(nèi)一個(gè)接一個(gè)地放置一些無(wú)源組件，例如：源匹配電阻或 ac 耦合電容。與案例 b）相比，案例 a）中的布線(xiàn)的確引起了更寬的線(xiàn)跡間距，但是，由此產(chǎn)生的非連續(xù)性現(xiàn)象卻被限定在了一個(gè)更短的電氣長(zhǎng)度內(nèi)。

圖9 各種非連續(xù)性

6、當(dāng)在一個(gè)過(guò)孔周?chē)蛞慌胚^(guò)孔之間進(jìn)行布線(xiàn)時(shí)，確保過(guò)孔間隙沒(méi)有阻塞下方的接地層上的電流回路。

圖10 避免出現(xiàn)過(guò)孔間隙

7、為了更好的阻抗匹配，在 HDMI 連接器焊盤(pán)下方，或焊盤(pán)之間避免使用金屬層或線(xiàn)跡。否則可能會(huì)導(dǎo)致差動(dòng)阻抗降至 75Ω 以下，并且在 TDR 測(cè)試期間燒壞你的電路板。

圖11 各個(gè)層與邊緣指針之間保持一定距離

8、盡可能使用尺寸最小的信號(hào)線(xiàn)過(guò)孔和 HDMI 連接器焊盤(pán)，因?yàn)槠鋵?duì) 100 差動(dòng)阻抗產(chǎn)生的影響較小。較大的過(guò)孔和焊盤(pán)可能會(huì)導(dǎo)致阻抗降至 85Ω以下。

9、使用堅(jiān)實(shí)的電源層和接地層來(lái)實(shí)現(xiàn) 100Ω 阻抗控制，以及電源噪聲最小化。

10、對(duì)于100差動(dòng)阻抗而言，應(yīng)盡可能采用最小的線(xiàn)跡間隔，您的 PCB 廠(chǎng)商一般都會(huì)對(duì)其做出規(guī)定。確保圖 5 中幾何結(jié)構(gòu)為：s h、s W、W 2h 和 d > 2s。能使用一個(gè) 2D 場(chǎng)求解器更精確地確定線(xiàn)跡的幾何結(jié)構(gòu)就更好了。

11、盡可能的使 HDMI 連接器和器件之間的電氣長(zhǎng)度保持最短，從而使衰減最小化。

12、使用較好的 HDMI 連接器，其阻抗符合各項(xiàng)規(guī)格。

13、在靠近如穩(wěn)壓器，或?yàn)?PCB 提供電力的區(qū)域等電源處放置大型電容器（如 10 ¼F）。

14、在器件中放置 0.1 ¼F，或 0.01 ¼F 的較小型電容器。

參考層

　　高速 PCB 設(shè)計(jì)的電源層及接地層一般都必須滿(mǎn)足種種要求。在 DC 及低頻情況下，這些層必須為集成電路及端接電阻器的終端提供性能穩(wěn)定的電壓，如 Vcc 和接地電壓等。

　　對(duì)于高頻參考電路層，尤其接地層而言，需要滿(mǎn)足更多的要求。就受控阻抗傳輸系統(tǒng)的設(shè)計(jì)而言，接地層應(yīng)能實(shí)現(xiàn)與一個(gè)臨近信號(hào)層差動(dòng)線(xiàn)跡的電氣耦合。正如此前提及一樣，緊密耦合會(huì)使磁場(chǎng)消失，從而通過(guò)已減少的余下散射場(chǎng)的TEM波輻射將EMI最小化。為了實(shí)現(xiàn)緊密耦合，應(yīng)在靠近一個(gè)高速信號(hào)層的地方放置接地層。

圖12 微波傳輸帶結(jié)構(gòu)內(nèi)的場(chǎng)偶合

　　盡管理論上差動(dòng)信號(hào)發(fā)射不需要單獨(dú)的電流回路，但是總有某一形式的共模噪聲電流與最近的參考層（理論上一般指接地層）發(fā)生電容性耦合。

　　為這些電流提供一個(gè)連續(xù)的低阻抗回路要求參考層為堅(jiān)實(shí)的銅片，密實(shí)無(wú)裂縫。

　　具有多個(gè)電源系統(tǒng)的層堆?？梢允芤嬗谟蛇^(guò)孔組成的參考層。此處不同層面的接地層通過(guò)大量的過(guò)孔相連接，這些過(guò)孔以等距的間隔放置在整個(gè)電路板上。相類(lèi)似的連接也適用于電源層。

　　對(duì)于連接的參考層而言，這一點(diǎn)是很重要的，即過(guò)孔間隙（或接地過(guò)孔情況下的反焊盤(pán)）不會(huì)干擾電流回路。在出現(xiàn)障礙物情況下，回流電流將會(huì)找到繞過(guò)障礙物的通道。但是，如果這樣的話(huà)，電流的電磁場(chǎng)將很有可能干擾到出現(xiàn)串?dāng)_的其他信號(hào)線(xiàn)跡。此外，該障礙物將對(duì)通過(guò)其的線(xiàn)跡阻抗產(chǎn)生不利的影響。

圖13 密實(shí)與槽形接地層上的電流回路

過(guò)孔

　　過(guò)孔這一術(shù)語(yǔ)一般指的是印刷電路板上的電鍍孔。一些應(yīng)用要求直通的過(guò)孔足夠?qū)?，從而能放置穿孔組件的導(dǎo)線(xiàn)，而高速電路板設(shè)計(jì)一般是在對(duì)信號(hào)層進(jìn)行更改時(shí)將其作為線(xiàn)跡過(guò)孔使用，或?qū)⑵渥鳛檫B接過(guò)孔使用，以將 SMT 組件與所需的參考層相連接，同時(shí)也將同一電位的參考層相互連接（見(jiàn)上一章節(jié)中提及的過(guò)孔連接接地層）。
與一個(gè)過(guò)孔連接的各個(gè)層與一個(gè)過(guò)孔周?chē)副P(pán)（過(guò)孔焊盤(pán)）直接相連接。不必連接的各個(gè)層由一個(gè)間隙環(huán)將其與過(guò)孔相隔開(kāi)。每個(gè)過(guò)孔與接地之間都有電容，電容量可以使用如下的方程式計(jì)算出近似值：

其中，D2=接地層間隙孔的直徑（內(nèi)徑）
D1=過(guò)孔周?chē)副P(pán)的直徑（內(nèi)徑）
T=印刷電路板的厚度（內(nèi)厚）
ε1=電路板介電常數(shù)
C=寄生過(guò)孔電容 (pF)

　　由于電容與尺寸成一定比例增加，因此，高速設(shè)計(jì)中的線(xiàn)跡過(guò)孔應(yīng)盡可能的小，以避免較大的容性負(fù)載導(dǎo)致的信號(hào)衰減。

　　當(dāng)把一個(gè)去耦電容器連接至接地層，或?qū)⒏鱾€(gè)接地層相連接時(shí)，與其電容相比，過(guò)孔電感更為重要。該電感的數(shù)值大約為：

其中，L=過(guò)孔電感 (nH)
h=過(guò)孔長(zhǎng)度（內(nèi)長(zhǎng)）
d=過(guò)孔直徑（內(nèi)徑）

　　由于該方程式涉及到一個(gè)對(duì)數(shù)，所以改變過(guò)孔的直徑并不會(huì)對(duì)電感產(chǎn)生任何影響。改變過(guò)孔長(zhǎng)度，或多個(gè)過(guò)孔并聯(lián)可能會(huì)使電感發(fā)生較大的變化。因此，應(yīng)在每個(gè)器件的終端放置兩個(gè)并聯(lián)的過(guò)孔，將耦合電容器與接地連接。對(duì)于接地層之間的低電感連接而言，應(yīng)在電路板上以相等的間隔放置多個(gè)過(guò)孔。

　　盡管強(qiáng)烈建議不要對(duì)高速線(xiàn)跡的電路層進(jìn)行更改，但是如果有必要更改的話(huà)，應(yīng)確保有一條連續(xù)的電流回路。圖 14 的左邊部分顯示了用于單個(gè)電路層更改的電流回流流向，右邊部分顯示了用于多個(gè)電路層更改的電流回流流向。

圖14 單個(gè)及多個(gè)電路層更改的電流回路

　　內(nèi)部間隙環(huán)的一層金屬層片實(shí)現(xiàn)了對(duì)接地層從底層到頂層的電流流向的更改。因此，當(dāng)一個(gè)信號(hào)通過(guò)一個(gè)過(guò)孔，并延續(xù)至同一層的另一側(cè)時(shí)，不存在電流回流非連續(xù)性的問(wèn)題。 通過(guò)交叉多個(gè)參考層實(shí)現(xiàn)了從一個(gè)層至另一個(gè)層的信號(hào)線(xiàn)跡更改，這樣使電流回路的設(shè)計(jì)復(fù)雜化。在兩個(gè)接地層的情況下，一個(gè)接地到接地的過(guò)孔必須放置在信號(hào)過(guò)孔的附近，以確保獲得一個(gè)連續(xù)的電流回路（見(jiàn)圖 14 右邊的圖表）。如果參考層為不同電壓電位，如圖 15 中所示的電源層和接地層，電流回路的設(shè)計(jì)將變得較凌亂，這是由于需要第三個(gè)過(guò)孔和一個(gè)去耦電容器。電流回流開(kāi)始于其最接近信號(hào)電流的電源層底部。之后流經(jīng)電源過(guò)孔，通過(guò)去耦電容器流向接地過(guò)孔，最后回到接地層的頂部。

圖15 單個(gè)及多個(gè)電路層更改的電流回路

　　放置有多個(gè)過(guò)孔和去耦電容器的電流回路具有較高的電感，因此不利于信號(hào)完整性，并增加了 EMI。如果可能的話(huà)，在進(jìn)行高速布線(xiàn)時(shí)，避免更改各個(gè)層，這是因?yàn)檫@樣會(huì)降低電路板性能，使設(shè)計(jì)復(fù)雜化并增加生產(chǎn)成本。

去耦電容器

　　去耦電容器為 IC 的充電提供了部分資源，該 IC 在對(duì)內(nèi)部切換響應(yīng)時(shí)需要大量的電源電流。不足量的去耦會(huì)導(dǎo)致所需電源電流不足，阻止 IC 的正常運(yùn)作，從而導(dǎo)致信號(hào)完整性數(shù)據(jù)錯(cuò)誤的發(fā)生。這就要求其在相關(guān)的頻率范圍內(nèi)提供較低的阻抗。為了實(shí)現(xiàn)這個(gè)目的，通常的做法是均勻地分布電路板上的一組去耦電容器。除了保持信號(hào)的完整性以外，去耦電容器還充當(dāng)了一個(gè) EMC 濾波器，以阻止高頻 RF 信號(hào)在整個(gè) PCB 上進(jìn)行傳播。

　　當(dāng)在電源層與接地層之間連接一個(gè)電容器時(shí)，我們實(shí)際上是在對(duì)配置有一個(gè)串聯(lián)諧振電路的電源進(jìn)行加載，該電路的頻率取決于代表了一個(gè)真實(shí)電容器等效電路的 R-L-C 組件。圖 16 顯示了一個(gè)初始等效電路的寄生組件，以及其向一個(gè)串聯(lián)諧振電路的轉(zhuǎn)化。

圖16 一個(gè)串聯(lián)諧振電路模擬的電容器損耗

　　漏電阻 RL 表示低頻情況下漏電流的損耗。RD 和 CD 表示由于分子極化 (RD) 及介電吸收 (CD) 所產(chǎn)生的損耗。RS 表示導(dǎo)線(xiàn)和電容器金屬板中的電阻。三個(gè)電阻損耗組成一個(gè)等效串聯(lián)電阻 (ESR)。在 ESR 這種情況下，等效串聯(lián)電感 (ESL) 為電容器金屬板及內(nèi)部導(dǎo)線(xiàn)的電感之和。

　　請(qǐng)注意，盡管連接過(guò)孔的電容器的阻抗較低，但是會(huì)產(chǎn)生大量的串聯(lián)電感。因此，應(yīng)在每個(gè)電容器終端使用兩個(gè)過(guò)孔來(lái)減少過(guò)孔電感。

　　圖 17 顯示了電容器阻抗 (Z) 級(jí)數(shù)與一個(gè) 10 nF 電容器頻率的關(guān)系。在遠(yuǎn)低于自諧振頻率 (SRF) 條件下，電容性電抗占優(yōu)。同 SRF 更為接近時(shí)，電感性電抗受試圖中和電容性分量的影響。在 SRF 上，電容及電感電抗消失，僅有 ESR 存在。請(qǐng)注意，ESR 取決于頻率，且與通常的看法相反，其并不會(huì)在 SRF 上達(dá)到其最小值，但是阻抗 Z 卻會(huì)這樣。

圖17 電容器阻抗與頻率的關(guān)系

　　并聯(lián)的電容器能在一個(gè)分布式的去耦網(wǎng)絡(luò)中運(yùn)行，其原因是電容總量增加至所選用去耦電容器數(shù)值 N。并且當(dāng)電容量為這一數(shù)值時(shí)，電容器阻抗由于頻率低于 SRF 而有所減少。類(lèi)似地，電感也會(huì)發(fā)生變化，這是因?yàn)樵陬l率高于 SRF 時(shí)阻抗會(huì)降低。

　　一個(gè)可靠的去耦網(wǎng)絡(luò)設(shè)計(jì)必須包括低至 DC 的較低頻率，而 DC 需要實(shí)施大型的電容器。因此，為了能在低頻情況下提供足量的低阻抗，應(yīng)在穩(wěn)壓器的輸出端，以及為 PCB 提供電源的地方放置一些 1 ¼F 到 10 ¼F 的鉭電容。對(duì)于更高的頻率范圍而言，應(yīng)在每一個(gè)高速切換 IC 旁邊放置一些 0.1 ¼F 或 0.01 ¼F 的陶瓷電容。

總結(jié)

　　本文旨在討論高速 PCB 設(shè)計(jì)幾個(gè)主要方面。盡管已有大量技術(shù)性著作、研討會(huì)、新聞稿和網(wǎng)上論壇涉及該話(huà)題，但是本文目的在于以一個(gè)全面的方式為 PCB 設(shè)計(jì)人員提供主要設(shè)計(jì)指南。

　　下列提出的幾條建議將會(huì)有助于在最短的時(shí)間內(nèi)完成符合 EMC 要求的電路板的設(shè)計(jì)。