為搞清IO結(jié)構(gòu)，首先看看上拉和下拉電阻的作用。

　　一、上拉電阻

　　上拉就是將不確定的信號(hào)通過一個(gè)電阻鉗位在高電平!電阻同時(shí)起限流作用!下拉同理!

　　上拉電阻是用來解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流。

　　1、在用TTL電路驅(qū)動(dòng)CMOS電路時(shí)，若TTL的高電平低于CMOS要求的高電平的門限值(1，TTL電平： 輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平 是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是 0.4V。 2，CMOS電平： 1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。)，此時(shí)需用上拉電阻來提升輸出高電平的電壓值 。

　　2、OC門必須外加上拉電阻，才能使用。(OC門:三極管的叫集電極開路，場效應(yīng)管的叫漏極開路，簡稱開漏輸出。具備"線與"能力,有0得0。 )

　　3、為加大輸出管腳的驅(qū)動(dòng)能力，單片機(jī)的引腳常接入上拉電阻，(AVR單片機(jī)可配置是否接上拉，51單片機(jī)P1 P2 P3均帶上拉，P0口不帶，所以用P0口做按鍵，液晶等應(yīng)用時(shí)要自己加上上拉電阻，否則無法使用切記)

　　4、CMOS芯片上為防止靜電破壞，不用的管腳不能懸空，需要接上拉電阻降低輸入阻抗，提供泄荷通路。

　　5、提高總線的搞電磁干擾能力，懸空就容易就電磁干擾。

　　二、上拉電阻阻值的選擇

　　1、為節(jié)約功耗或使灌電流足夠大，阻值要大，電流小。

　　2、為確保足夠的驅(qū)動(dòng)電流，阻值要小，電流大。

　　3、對(duì)于高速電路，過大的上拉電阻可能導(dǎo)致邊沿變得平緩。

　　基于以上三點(diǎn)，一般選取上拉阻值為1K-10K。

　　三、上拉阻值的計(jì)算

　　OC門輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來提供，設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平);2V(高電平門限值)。

　　選上拉電阻時(shí)：

　　500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。

　　當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA

　　200uA x15K=3V即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列

　　設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了(否則多余的電流喂給了級(jí)聯(lián)的輸入口，高于低電平門限值就不可靠了)

　　在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

　　四、51型單片機(jī)IO口

　　AVR的IO是真正雙向IO結(jié)構(gòu)，由于大部分網(wǎng)友都是從標(biāo)準(zhǔn)51轉(zhuǎn)過來的，受標(biāo)準(zhǔn)51的準(zhǔn)雙向IO和布爾操作概念影響，沒能掌握AVR的IO操作，所以有必要撰文說明一下

　　其實(shí)采用真正雙向IO結(jié)構(gòu)的新型MCU很多，常用的有 增強(qiáng)型51，PIC,AVR等，

　　先簡單的回顧一下標(biāo)準(zhǔn)51的準(zhǔn)雙向IO結(jié)構(gòu)

　　這種準(zhǔn)雙向IO結(jié)構(gòu)的特點(diǎn)是

　　1 輸出結(jié)構(gòu)類似 OC門，輸出低電平時(shí)，內(nèi)部NMOS導(dǎo)通，驅(qū)動(dòng)能力較強(qiáng)(800uA);輸出高電平靠內(nèi)部上拉電阻，驅(qū)動(dòng)能力弱(60uA)。

　　2永遠(yuǎn)有內(nèi)部電阻上拉(P0口除外)，高電平輸出電流能力很弱，所以即使IO口長時(shí)間短路到地也不會(huì)損壞IO口

　　(同理，IO口低電平輸出能力較強(qiáng),作低電平輸出時(shí)不能長時(shí)間短路到VCC)

　　3作輸出時(shí)，輸出低電平可以推動(dòng)LED(也是很弱的)，輸出高電平通常需要外接緩沖電路(所以LED多為共陽接法)