Design and Implementation of a Signal Generator Amplitude Stabilization Loop

　　鐵奎 田元瑣

(中國電子科技集團公司第四十一研究所 安徽 蚌埠233010)

       摘要：針對信號發(fā)生器中功率控制的需求，采用理論推導的方法得到閉環(huán)穩(wěn)幅環(huán)路的理論依據(jù)并設計了閉環(huán)穩(wěn)幅環(huán)路的電路原理，逐一實現(xiàn)檢波器的功率-電壓轉換，環(huán)路數(shù)字化運算的誤差積分和環(huán)路狀態(tài)控制，功準確度和頻率響應的校準，最后通過實際測量驗證了設計的有效性。
　　關鍵詞：穩(wěn)幅環(huán)路；開閉環(huán)；檢波器；校準

       中圖分類號：TN911.72 文獻標識碼：B

       基金名稱：國家科技重大專項2018ZX03001026

       1 引言

       信號發(fā)生裝置中功率控制必不可少，一般情況下功率大小的輸出是通過小步進電調衰減器與大步進程控衰減器結合使用來實現(xiàn)功率的大動態(tài)范圍調整。功率控制除了調整輸出信號功率大小之外，還有保持信號輸出功率穩(wěn)定度的需求，因此在小步進電調衰減器的控制過程中根據(jù)是否將輸出功率反饋給電壓調整電路分為開環(huán)與閉環(huán)，大多數(shù)的信號源都具備閉環(huán)穩(wěn)幅功能，從而保證信號的輸出功率不會因輸入功率的微小變化或有源器件增益隨工作溫度變化造成的偏差而受到較大影響。

　　2 閉環(huán)穩(wěn)幅環(huán)路的原理

       閉環(huán)穩(wěn)幅具備穩(wěn)定輸出功率的作用，其控制電調衰減器的衰減量一定與輸出端檢測的功率大小成正相關性，也就是輸出端耦合的功率越大，其通過閉環(huán)穩(wěn)幅環(huán)路調整電調衰減器的衰減量越大，從而使得輸出功率減小，是一個負反饋的過程。其電路原理如圖1所示。
　　輸出信號經(jīng)過定向耦合、檢波后得到電壓輸出信號經(jīng)過定向耦合、檢波后得到電壓Vdfalse，檢波電壓與參考電壓比較后得到的差值再進行積分得到Vi false

      積分電壓與參考電壓求和后得到電調衰減器的控制電壓Vc false

       假設檢波功率P_outfalse越大，檢波電壓V_dfalse越大；V_cfalse越大，電調衰減器的衰減越大，即信號輸出功率P_outfalse越小。此時若有某種不可控因素導致信號輸出功率P_outfalse變大，那么V_dfalse變大，△V=V_d-V_reffalse也變大導致V_c false變大，從而使得P_outfalse變小，這樣穩(wěn)幅環(huán)路便可以達到某種動態(tài)平衡。從上述過程可以看出只要△Vfalse不為零，環(huán)路就一直在調整，直到△Vfalse趨于零為止，也就是V_dfalse無限趨近于V_reffalse。只要V_reffalse不變，任何其他原因導致輸出功率變化從而讓V_dfalse產生變化的過程，只要在環(huán)路調整范圍之內，都可通過動態(tài)調整最終平衡到V_dfalse無限趨近于V_reffalse的狀態(tài)，即V_dfalse幾乎保持不變，同樣輸出功率P_outfalse也幾乎保持不變。

       3 閉環(huán)穩(wěn)幅環(huán)路的設計
       3.1 穩(wěn)幅環(huán)路原理設計
       為了便于環(huán)路的控制，我們設計采用了數(shù)字穩(wěn)幅環(huán)路，主要是將環(huán)路積分、參考電壓設置和環(huán)路工作狀態(tài)由數(shù)字電路實現(xiàn)。它的優(yōu)點在于可以對環(huán)路的開閉環(huán)狀態(tài)及取樣保持根據(jù)時間要求動態(tài)調整，尤其對于通信類的脈沖信號可以讓開閉環(huán)狀態(tài)與時隙同步，這樣就避免了脈沖信號造成環(huán)路失鎖，其電路設計如圖2。輸出功率通過定向耦合器進入檢波電路得到檢波電壓，經(jīng)過AD轉換數(shù)字化后導入FPGA進行誤差比較、積分及與參考電壓的求和計算得到電壓控制字，最后經(jīng)過DA轉換成模擬電壓控制電調衰減器的衰減程度。
       3.2 檢波電路的設計
在實際電路的設計過程中，檢波器采用AD8318對數(shù)檢波器，其主要電路設計如圖3所示。其工作頻率范圍1MHz～8GHz；準確度±1dB（55dB范圍）；溫度穩(wěn)定性±0.5dB；對數(shù)斜坡-25mV/dB；脈沖響應時間10/12ns；集成溫度探頭2mV/K；5V@68mA；封裝LFCSP4mm×4mm；噪聲功率-68dBm；最佳線性范圍-50～-10dBm；芯片工作在控制模式時，配置如下。

      ENBL：高使能，低休眠；

      INHI、INLO：1MHz～8GHz建議耦合電容0402型1nF，外跨接52.3Ω匹配電阻；

      VOUT：內部PNP射極跟隨輸出

      VSET：設置參考電壓；

      TADJ：輸出電壓溫度補償，常態(tài)配接500Ω對地電阻，隨頻率改變；
      TEMP：溫度傳感器輸出2mV/℃，27℃時為600mV；
      CFLT：對地連接參考電容，對環(huán)路不平衡時的誤差積分；
      檢波器輸出電壓與檢波功率、頻率對應關系如表1。

      3.3 FPGA的設計
      FPGA內部電路設計如圖4所示。

實際電路設計過程中，參考電壓V_reffalse首先要根據(jù)檢波的頻率不同疊加一個頻響補償電壓V_ffalse（不同的頻率在同一功率下檢波電壓不同），檢波電壓V_dfalse與補償電壓V_ffalse求和后得到預置功率電壓V_pfalse，并在積分電壓輸出前增加了環(huán)路狀態(tài)控制電路。

       在閉環(huán)狀態(tài)下，電調衰減器控制電壓V_cfalse，由V_reffalse、V_ffalse和Vi false共同作用，即

       在開環(huán)狀態(tài)下，電調衰減器控制電壓V_cfalse由V_reffalse和V_ffalse共同作用，即

       在取樣保持狀態(tài)下，電調衰減器控制電壓，由V_reffalse、V_ffalse和Vi false的上一次的輸出結果共同作用，此時檢波電壓V_dfalse不再參與反饋，積分電路停止工作，保持上一次的電壓輸出結果不變，即

       穩(wěn)幅環(huán)路FPGA設計核心代碼如下：

process(CLK200M_0)
begin
if CLK200M_0’event and CLK200M_0=’1’
then
acc_en_1<=adc_epy;
acc_en<=acc_en_1;
end if;
end process;
process(CLK200M_0)
begin
if CLK200M_0’event and CLK200M_0=’1’

then
ad_acc_start_1 <= ad_acc_start;
ad_acc_start_2 <= ad_acc_start_1;
end if;
end process;
ad_acc_start_3 <= (not ad_acc_start_2) and ad_
acc_start_1;
ad_acc_start_4 <= (not ad_acc_start_1) and ad_
acc_start_2;
process(CLK200M_0)
begin
if CLK200M_0’event and CLK200M_0=’1’
then
if cw_EN = ‘0’ then
cw_win_stage<=’0’;

loop_en <= ‘0’;
loop_counter <= x”000”;
else
if loop_switch = ‘0’ then
loop_en <= ‘1’;
else
if ad_acc_start_3 = ‘1’ then
loop_en <= ‘1’;
loop_counter <= x”000”;
else
if qt_en_12 = ‘1’ then
if loop_counter = x”1ff” then ---x”190” then
loop_en <= ‘0’;
loop_counter <= loop_counter;
else

loop_counter <= loop_counter + ‘1’;
end if;
else
loop_en <= loop_en;
loop_counter <= loop_counter;
end if;
end if;
end if;
if ad_acc_start_3 =’1’ then
cw_win_stage<=’1’;
elsif ad_acc_start_4 =’1’ then
cw_win_stage<=’0’;
else
cw_win_stage<=cw_win_stage;
end if;
end if;
end if;
end process;

　　3.4 功率準確度的校準

       功率校準的目的就是建立參考電壓與輸出功率之間的映射表，通過預期輸出功率可以快速查到對應的參考電壓設置。校準是在穩(wěn)幅環(huán)路開環(huán)狀態(tài)下進行，其過程如下：對參考電壓控制字從小到大開始遍歷設置，然后會得到相對應的輸出功率，保存電壓控制字，最后得到一個功率校準表，也就是參考電壓與實際功率輸出的映射關系。在最大與最小輸出功率之間沒有得到相應的功率控制字時，可通過線性擬合的方法計算得到。因此功率輸出準確度與映射表格容量有關，映射關系越精細，功率控制越準確。
　　3.5 頻率響應的校準

       由于射頻通道的頻響特性會造成同樣的信號由于頻率不同而通道增益不同，因此需要對輸出同樣功率的信號，由于通道增益不同帶來的電調衰減器衰減差別進行校準，即針對同樣輸出功率由于頻率不同，調整控制電壓，用不同的電調衰減器衰減來補償通道頻響，校準過程如下：將信號輸出功率設定為某一固定值，在信號輸出頻率范圍內以固定頻率步進遍歷輸出，測量實際輸出信號的功率大小，實際輸出與目標輸出功率的差值即為需要補償?shù)念l響功率。校準完成后可得到一張信號輸出頻率與需要補償功率的映射關系表。在最小與最大輸出頻率之間，沒有遍歷到的頻率點，可通過線性擬合的方法得到。同樣射頻通道頻響性能與頻響校準映射表的容量有關，頻率遍歷步進越小、映射表格越大，射頻通道頻響特性越好。
　　4 測試結果

       圖5-7為閉環(huán)穩(wěn)幅頻率設置為2GHz，功率分別設置為10dBm、0dBm、-10dBm時實測值，可以看出目標輸出功率與實測功率誤差極小。

       圖8-10為閉環(huán)穩(wěn)幅時功率設置為5 dBm，頻率分別設置為1GHz、1.5GHz、2GHz時實測的功率值，可以看出功率隨頻率變化波動極小。

　　5 結束語

       穩(wěn)幅環(huán)路狀態(tài)有閉環(huán)、開環(huán)與保持三種狀態(tài)，一般根據(jù)實際工作條件進行選擇。閉環(huán)穩(wěn)幅環(huán)路功率穩(wěn)定性最好，但由于是負反饋電路，若有輸入信號帶有脈沖調制，有可能導致環(huán)路失鎖，此時環(huán)路應切換為保持或開環(huán)狀態(tài)；若穩(wěn)幅閉環(huán)中要加入調幅信號，那么環(huán)路帶寬要隨著調制頻率的大小而調整。在實際電路中，一般連續(xù)波或模擬調制會在閉環(huán)狀態(tài)；普通數(shù)字調制，碼元速率較小時需開環(huán)或保持，碼元速率較大時可以閉環(huán)但可能會影響信號質量；通信信號如LTE、WCDMA等則需要穩(wěn)幅環(huán)路在開環(huán)或保持狀態(tài)。

       參考文獻：
      [1]劉長文，馮克明.寬頻帶信號源穩(wěn)幅環(huán)路設計[J].宇航計測技術，2013,26（5）：12-15.
      [2]許傳忠，楊春濤等.脈沖信號穩(wěn)幅方法研究[J].宇航計測技術，2012,25（1）：9-13.
      [3]李卓明.寬帶大動態(tài)范圍自動電平控制技術研究[J].電子測量技術，2012,33（5）：7-9.
      [4]劉彥庭.超寬帶大動態(tài)范圍自動電平控制技術的研究[D].電子科技大學學報，2016，9（4）:5-11.
      [5]吳膺才.短波發(fā)射機射頻模塊數(shù)字化設計[J].信息通信，2017,127:75-77.
      [6]金紹春，鮑景富等.一種矢量信號發(fā)生器設計與實現(xiàn)[J].電子產品世界，2012,19（285）：44-47.
      [7]徐文虎,蔣政波等.便攜式TDD-LTE矢量信號發(fā)生器的研制[J].電子測量與儀器學報，2011，25（6）：546-552.
      [8]吳迎笑，楊震等.基于頻譜感知的認知無線電機會功率控制算法[J].儀器儀表學報，2010，31（6）：1235-1240.
      [9]王海燕等.LTE終端射頻測試技術分析[J].電信網(wǎng)技術，2011（8）：81-84.
      作者簡介
      鐵奎：1981年生，男，安徽淮南，本科，高級工程師，主要研究方向為移動通信測試技術。
      田元瑣：1983年生，男，安徽淮南，碩士研究生，高級工程師，主要研究方向為數(shù)字中頻處理。

本文來源于科技期刊《電子產品世界》2019年第4期第36頁，歡迎您寫論文時引用，并注明出處