本文作者：Microchip技術研究員、RISC-V基金會創(chuàng)始董事會成員Ted Speers

RISC-V社區(qū)正在轉向一個全新的安全創(chuàng)新平臺，以期憑借出色的簡便性最大程度地減少攻擊面，同時讓設計者能夠自行評估開源架構的安全性。RISC-V平臺及其安全協(xié)議棧可助力開發(fā)人員打造全新的解決方案，從而在如今互連設備激增猶如“蠻荒西部”一般的環(huán)境中抵御像Meltdown（熔毀）和Spectre（幽靈）這類難以規(guī)避的漏洞。

在2018年6月舉辦的第45屆計算機架構國際研討會上，計算機先驅David Patterson和John Hennessy在他們的圖靈講座中介紹了 “計算機架構的新黃金時代”。他們描述的黃金時代包含以下四個要素：

●   域特定的軟硬件協(xié)同設計

●   開放指令集

●   敏捷的芯片設計

●   增強型安全性

RISC-V（讀作“risk-5”）采用極具吸引力的開源指令集架構，可推動域特定的架構實現(xiàn)快速發(fā)展并提高該領域的投入，同時，它也成為了處理器安全性的重心。

這里介紹一些背景信息，自2014年12月起，Microchip的現(xiàn)場可編程門陣列（FPGA）業(yè)務部門一直致力于推廣RISC-V。我們對RISC-V及其潛在能力的關注涉及多個層面，包括自由創(chuàng)新、掌控旗下處理器產(chǎn)品的未來發(fā)展以及降低成本。 這些層面屬于內在因素，能夠幫助我們凸顯差異化，從而在市場競爭中脫穎而出。對我們而言，RISC-V還意味著一個全面把握處理器安全性的代際機遇。全面把握處理器安全性是一個協(xié)作性的外在層面，能夠讓全球頂級安全專家有機會開展合作，攜手攻克大家共同面臨的計算機安全問題。

我們在全面把握FPGA安全性的過程中能夠獲得豐富的經(jīng)驗，這有助于我們深入了解計算中存在的硬件安全威脅，同時應對業(yè)界在尋求這些威脅的解決方案過程中所面臨的挑戰(zhàn)。我們早在2008年就開始深入研究FPGA安全性，然后在2012年推出首款采用集成處理器子系統(tǒng)的FPGA并開始實現(xiàn)盈利。當時，為了讓客戶能夠構建安全應用，我們需要創(chuàng)建一種從基礎安全硬件開始的分層方法。這樣，我們便可構建一個可實現(xiàn)設計安全或IP保護的層，隨后客戶可以依托該層建立應用層。在這一過程中，我們發(fā)現(xiàn)了邊信道攻擊的問題，例如可以輕松提取密鑰的差分功耗分析（DPA）。我們因此成為了惟一部署由CRI（已被Rambus收購）提供的DPA對策的FPGA供應商。

之后，我們將在FPGA安全性方面的經(jīng)驗應用到了處理器安全狀態(tài)上。結果發(fā)現(xiàn)，在幾十年前處理器安全性尚未引起市場關注之時，處理器的基礎硬件層就已經(jīng)建立。當時的指令集架構（ISA）通過對脆弱的系統(tǒng)進行不完善的修補來應對安全計算不斷增長的需求。我們當然也敏銳地意識到邊信道的問題，尤其是微架構邊信道問題，因為通過這些邊信道，可以利用編程人員已屏蔽的處理器實現(xiàn)功能來泄漏信息。隨著Spectre和Meltdown漏洞的公布，整個計算行業(yè)開始意識到微架構邊信道問題帶來的威脅，因此亟需重建計算機架構的硬件基礎。

正如我所指出的那樣，我們立即發(fā)現(xiàn)了RISC-V作為重建計算硬件基礎平臺的潛力，而發(fā)現(xiàn)者并非只有我們。在最早的一場RISC-V專題研討會上， LowRISC 和 Shakti處理器項目組 發(fā)表了以安全性為主要內容的演講，自此之后，安全性一直是RISC-V的重要主題。這兩個示例重點說明了RISC-V支持的協(xié)作范圍。Shakti處理器項目由印度政府提供資助，對一些國家/地區(qū)而言，這是使用RISC-V贏得某種技術獨立的一次良機，而LowRISC則由快速發(fā)展的開源硬件運動提供支持。RISC-V行業(yè)的活動在不斷增加，安全相關的內容也隨之快速增長，在2018年12月的首屆RISC-V峰會中，55場會議中有13場涉及到安全性。

2018年RISC-V峰會13場安全會議的其中一個會議室

除了成為整個安全性會議的焦點之外，還有很多跡象表明，RISC-V ISA正在成為處理器安全性的重心。

●   DARPA正不斷投資于RISC-V和安全性，并選擇RISC-V作為其硬件集成系統(tǒng)安全（SSITH）計劃的評估平臺。

●   在RISC-V基金會，有超過30個成員擁有安全RISC-V產(chǎn)品，或者在為安全工作組做貢獻。

●   基金會有兩個技術工作組（加密和可信執(zhí)行環(huán)境）正致力于創(chuàng)建RISC-V ISA擴展。

●   RISC-V基金會設立了安全性常務委員會，負責確認和協(xié)調多個方面的安全相關活動，包括將RISC-V作為理想的安全工具進行推廣，以及就物聯(lián)網(wǎng)（IoT）和嵌入式設備的最佳安全實踐達成共識。

有30多個RISC-V基金會的成員擁有安全產(chǎn)品，或者參與了由基金會推動的安全活動。（由RISC-V基金會提供）

基金會安全常務委員會最顯著的貢獻是演講人計劃。基金會內部和外部的演講人每月一次受邀就安全相關的各種主題發(fā)表演講。來自Data61的一位演講人Gernot Heiser提供了一個框架，此框架有可能指出RISC-V計算機安全性范例的呈現(xiàn)方式。Gernot和他在Data61的同事在早些時候對微架構邊信道進行了深入研究，并于2016年撰寫了一篇論文 （A Survey of Microarchitectural Timing Attacks and Countermeasures on Contemporary Hardware） 來描述基于攻擊的分類法。

他們提出了一種稱為“擴充”指令集架構（aISA）的抽象概念，可將軟硬件之間的協(xié)議擴展到傳統(tǒng)ISA以外，作為對比，傳統(tǒng)ISA有意將時間和微架構的所有概念抽象化。相比之下，aISA加入了一些機制，允許應用程序二進制接口（ABI）對處理器系統(tǒng)的微架構狀態(tài)施加更多控制。例如，這可能包含高速緩存刷新或分支預測邏輯運算，以提供針對高速緩存時序信道這類威脅的安全保障。

在我們定義并實現(xiàn)aISA后，就有機會創(chuàng)建我提到的RISC-V安全協(xié)議棧，這種協(xié)議棧起源于正式指定的協(xié)議棧要素的已正式驗證實現(xiàn)中。該協(xié)議棧從硬件和基礎ISA開始，一直擴展到實現(xiàn)aISA的層。而其中最重要的是安全微內核，它現(xiàn)在可以通過aISA訪問微架構狀態(tài)，并且能夠實施抵御微架構邊信道攻擊的對策。

安全未來——正式指定且經(jīng)過正式驗證的RISC-V安全協(xié)議棧

RISC-V革命已經(jīng)開始，社區(qū)最初意識到的諸多未來可能已經(jīng)變?yōu)楝F(xiàn)實，包括重建計算機安全的基礎。Microchip與RISC-V基金會的成員合作，致力于推動這項技術的發(fā)展，我們對此深感自豪，而在RISC-V產(chǎn)品領域的領導地位和未來前景同樣令我們驕傲。我們期待與社區(qū)深化合作創(chuàng)新，充分利用當前面臨的代際機遇。