一種提高微顯示器顯示分辨率的動(dòng)態(tài)子像素組合方法及FPGA實(shí)現(xiàn)
胡子輝,黃嵩人,陳奕星(1.湘潭大學(xué)物理與光電學(xué)院,湖南省,湘潭市,411105;2.南京芯視元電子有限公司?南京市)
本文引用地址:http://cafeforensic.com/article/202004/412565.htm摘?要:增強(qiáng)現(xiàn)實(shí)(AR)技術(shù)是一種將虛擬信息與真實(shí)世界巧妙融合的技術(shù),被視為智能手機(jī)之后的下一代終端形態(tài)。增強(qiáng)現(xiàn)實(shí)其中的一個(gè)關(guān)鍵技術(shù)就是微顯示技術(shù),目前微顯示技術(shù)發(fā)展的瓶頸在于如何使顯示芯片尺寸做小而分辨率做高。本文提出了一種提高顯示分辨率的動(dòng)態(tài)子像素組合方法,并在現(xiàn)場可編程邏輯門陣列(FPGA)上實(shí)現(xiàn)電路。通過對原圖像進(jìn)行數(shù)據(jù)處理,將一幀原圖像分成跟顯示屏物理分辨率一致的四個(gè)子幀圖像,并提高顯示幀率,提升了顯示屏的顯示分辨率,減小了實(shí)現(xiàn)同樣分辨率顯示屏所需要的尺寸,面積減小了44.8%,非常適合應(yīng)用于微顯示領(lǐng)域。
關(guān)鍵詞:增強(qiáng)現(xiàn)實(shí);微顯示;分辨率;FPGA
0 引言
隨著微顯示領(lǐng)域,例如增強(qiáng)現(xiàn)實(shí)(AR)和虛擬現(xiàn)實(shí)(VR)的不斷發(fā)展,市場對其使用的顯示屏的顯示質(zhì)量和尺寸功耗提出了更高的要求。
在眾多的顯示器中,微型顯示器是一種特殊的產(chǎn)品形態(tài),目前業(yè)界對其并沒有精確定義,通??梢园哑聊粚蔷€尺寸小于30mm的顯示器稱為微型顯示器,簡稱微顯示器或微顯示。微顯示器自身的物理尺寸很小,但是卻可以通過光學(xué)系統(tǒng)形成大屏幕顯示效果,廣泛應(yīng)用于AR眼鏡、微型投影、作戰(zhàn)頭盔、智慧車燈等場景。一般來說,為了提升顯示效果,最直接的方法是增加顯示屏的像素?cái)?shù)量,來顯示更高分辨率的視頻或圖像。但是,這樣做會(huì)大幅度增加顯示屏尺寸規(guī)模和功耗,不適用微顯示領(lǐng)域的應(yīng)用場景。
本文提出了一種提高顯示分辨率的動(dòng)態(tài)子像素組合方法,通過對高分辨率的圖像進(jìn)行數(shù)據(jù)處理后顯示在低分辨率的顯示屏上,能夠在不增加顯示屏的功耗和尺寸的條件下使視覺分辨率提升為原來的四倍。特別合適應(yīng)用于微顯示應(yīng)用場景。
1 方法原理
在顯示技術(shù)中,顯示視頻和圖像的顯示單元被稱作為像素。一般而言,顯示屏的像素陣列的數(shù)目和待顯示的視頻或圖像的分辨率是保持一致的,即待顯示視頻或圖像中的某一像素點(diǎn)會(huì)由顯示屏上固定的一個(gè)像素單元呈現(xiàn)出來。而顯示屏的像素單元是由比之更小的子像素組合構(gòu)成的。一般而言,在顯示領(lǐng)域任何一種顏色都可以由紅綠藍(lán)(RGB)三種顏色混合而成的,即一個(gè)像素陣列其實(shí)是由R、G、B這3種子像素按照特定的順序不斷重復(fù)排列構(gòu)成的。
本文通過研究發(fā)現(xiàn),如果可以做到將待顯示的高分辨率的圖像,拆分成四個(gè)低分辨率圖像,并在原一幀高分辨率圖像的顯示時(shí)間內(nèi),將拆分后的四個(gè)低分辨率圖像按照特定方式進(jìn)行顯示。通過圖像在空間和時(shí)間上的累加,可以實(shí)現(xiàn)用較低分辨率的屏,顯示較高分辨率的圖像的目的,并獲得優(yōu)于低分辨率屏的實(shí)際顯示效果。這種特定的顯示方式,在本文被稱為動(dòng)態(tài)子像素組合方法。所謂動(dòng)態(tài)子像素組合,相對于傳統(tǒng)顯示方式,圖像的像素單元在顯示屏上沒有固定的顯示單元,在顯示過程中顯示單元時(shí)刻在變化。
1.1 源圖像劃分
以1080P的視頻源做為實(shí)驗(yàn)例子,如下圖所示,源圖像的像素為1080行和1920列,每個(gè)像素包含R、G、B三個(gè)顏色分量。將1920×1080分辨率的源圖像劃分成四幅960×540的子圖像。具體劃分方式為,將奇數(shù)行和奇數(shù)列的像素依次取出組成子圖像1,將奇數(shù)行和偶數(shù)列的像素依次取出組成子圖像2,將偶數(shù)行和奇數(shù)列的像素依次取出組成子圖像3,將偶數(shù)行和偶數(shù)列的像素依次取出組成子圖像4。
1.2 子圖像顯示方式
為達(dá)到更好的顯示效果,本文的方案采用當(dāng)前非常流行的RGBG的顯示方式。RGBG的顯示方式對比傳統(tǒng)的RGB顯示方式,每個(gè)顯示像素單元增加了一個(gè)G子像素,由原來的三個(gè)子像素增加到四個(gè)子像素,顯示效果更加細(xì)膩平滑。而且采用的是田字型的顯示方式,這更方便于動(dòng)態(tài)子像素組合處理。
將原視頻一幀分成4個(gè)子幀,在第一個(gè)子幀的時(shí)間內(nèi),將子圖像1按如圖1的顯示方式顯示;在第二個(gè)子幀的時(shí)間內(nèi),將子圖像2按如圖2的顯示方式顯示;在第三個(gè)子幀的時(shí)間內(nèi),將子圖像3按如圖3的顯示方式顯示;在第四個(gè)子幀的時(shí)間內(nèi),將子圖像4按如圖4的顯示方式顯示。最終將四幅子圖像都完整的在顯示屏上顯示出來,并通過提高幀率使四幅子圖像的虛擬像素結(jié)合,從而提高顯示效果。
2 Matlab驗(yàn)證
在matlab中對動(dòng)態(tài)子像素組合的可行性及效果進(jìn)行驗(yàn)證,該方法期望達(dá)到的效果是將四個(gè)子幀的圖像在時(shí)間上疊加顯示達(dá)到原一幀圖像的顯示效果。對于圖像的像素點(diǎn)而言,每個(gè)像素點(diǎn)在四個(gè)子圖像中分別對應(yīng)有四個(gè)不同的灰度值,灰度值在時(shí)間上的疊加效果可以在matlab中取平均值的方式來模擬。
首先對1080P的原圖進(jìn)行劃分,不進(jìn)行動(dòng)態(tài)子像素方法的處理,直接對四幅子圖像的灰度值取平均值的方式處理,最后的顯示效果的細(xì)節(jié)如圖5中間部分所示,圖中左邊部分為原圖的細(xì)節(jié)圖。將四幅圖像經(jīng)過動(dòng)態(tài)子像素組合方法處理后,再對處理過的四幅子圖像的灰度值取平均值后的圖像的細(xì)節(jié)圖如圖5右邊部分所示。
對比原圖像、沒有經(jīng)過動(dòng)態(tài)子像素組合方法處理的圖像和經(jīng)過動(dòng)態(tài)子像素組合處理的圖像的顯示效果可以看出,原圖的顯示效果顯然是最佳的。而四幅子圖像直接疊加的顯示效果由于分辨率只為原圖的四分之一,顯示效果模糊了很多。子圖像經(jīng)過動(dòng)態(tài)子像素組合處理的過的顯示效果顯然比沒有處理的圖像要清晰許多,但比原圖的顯示效果還是差了一些。
3 Verilog設(shè)計(jì)
verilog設(shè)計(jì)要實(shí)現(xiàn)的功能是將1080P/60Hz的空間彩色格式的RGB888數(shù)據(jù),轉(zhuǎn)化成240Hz/RGBG數(shù)據(jù)格式輸出。如圖6為整體設(shè)計(jì)框圖,輸入的RGB88數(shù)據(jù)在輸入模塊進(jìn)行處理,實(shí)現(xiàn)圖像的劃分等操作。輸入數(shù)據(jù)把處理過的數(shù)據(jù)送入RAM中進(jìn)行緩存,輸出處理模塊從RAM中讀出數(shù)據(jù)以設(shè)定時(shí)序輸出。
3.1 輸入數(shù)據(jù)模塊設(shè)計(jì)
如圖7為輸入數(shù)據(jù)模塊設(shè)計(jì)示意圖,輸入的RGB888數(shù)據(jù)每兩行都會(huì)包含四幅子圖像各一行的數(shù)據(jù),通過判斷行和列的奇偶將數(shù)據(jù)分開,并分別存入四個(gè)存儲(chǔ)模塊,對于子圖像1,顯示方式是直接在屏上顯示,不需要對數(shù)據(jù)進(jìn)行平移處理,直接將數(shù)據(jù)存入存儲(chǔ)模塊1。對于子圖像2,顯示方式是右移一個(gè)子像素的距離在屏上顯示,所以需要對子圖像2的數(shù)據(jù)進(jìn)行右移處理后存入存儲(chǔ)模塊2。對于子圖像3,顯示方式是下移一個(gè)子像素距離顯示,所以需要對子圖像3的數(shù)據(jù)進(jìn)行下移處理后存入存儲(chǔ)模塊3。對于子圖像4,顯示方式是向右下移一個(gè)子像素距離顯示,所以需要對子圖像4的數(shù)據(jù)進(jìn)行右下移處理后存入存儲(chǔ)模塊4。
3.2 存儲(chǔ)模塊設(shè)計(jì)
如圖8為存儲(chǔ)模塊設(shè)計(jì)示意圖。存儲(chǔ)模塊共包含4個(gè)子存儲(chǔ)模塊,分別用來存放4個(gè)子圖像的數(shù)據(jù),讀寫分開,可以同時(shí)讀和寫。寫時(shí)鐘為148.5M,寫地址、寫數(shù)據(jù)和寫使能由輸入數(shù)據(jù)處理模塊提供。讀時(shí)鐘為198M,讀地址和讀使能由輸出數(shù)據(jù)處理模塊提供。
3.3 輸出數(shù)據(jù)模塊設(shè)計(jì)
如圖9為輸出數(shù)據(jù)處理模塊示意圖,功能是讀出RAM中的數(shù)據(jù),所以需要讀使能和讀地址信號。由于輸出數(shù)據(jù)格式為RGBG,G顏色分量數(shù)據(jù)量增加了一倍,所以總的輸出數(shù)據(jù)為輸入數(shù)據(jù)的4/3倍,因此輸出時(shí)鐘應(yīng)提高到198M,幀率為240Hz,所以需要產(chǎn)生輸出時(shí)鐘及同步信號。
4 FPGA實(shí)現(xiàn)
4.1 顯示系統(tǒng)
已在XilinxArtix-7系列型號為AX7013的現(xiàn)場可編輯邏輯門陣列(FPGA)開發(fā)板上實(shí)現(xiàn)了動(dòng)態(tài)子像素組合方法。如圖10是用于實(shí)現(xiàn)的圖像顯示系統(tǒng)。通過HDMI接口接入1920×1080分辨率的視頻數(shù)據(jù),使用Sil9013轉(zhuǎn)換芯片將HDMI數(shù)據(jù)轉(zhuǎn)成RGB888數(shù)據(jù)格式,再經(jīng)過動(dòng)態(tài)子像素組合模塊處理,輸出960×540分辨率RGBG格式的數(shù)據(jù)點(diǎn)亮960×540的LCoS微顯示屏,顯示出1920×1080的圖像顯示效果。
4.2 顯示效果對比
圖12左邊為圖像在LCoS顯示芯片上沒有經(jīng)過動(dòng)態(tài)子像素組合方法處理四幅子圖像直接疊加顯示的細(xì)節(jié)圖,圖12右邊為圖像經(jīng)過動(dòng)態(tài)子像素組合方法處理的顯示細(xì)節(jié)圖。
通過對比可以看出,進(jìn)行處理的圖像的顯示效果明顯好于沒有經(jīng)過處理的圖像。
5 結(jié)語
針對微顯示應(yīng)用領(lǐng)域的高分辨率需求,本文提出了一種提高顯示分辨率的動(dòng)態(tài)子像素組合方法,通過對高分辨率的圖像進(jìn)行處理,劃分成多副子圖像顯示,并提高顯示的幀率,增加了虛擬像素點(diǎn),提高了顯示屏的顯示分辨率。此方法經(jīng)過matlab和FPGA驗(yàn)證通過。通常1080P的微顯示屏的尺寸大約為0.7英寸,通過動(dòng)態(tài)子像素組合方法使在0.52英寸的微顯示屏上實(shí)現(xiàn)了1080P顯示。面積減小了44.8%,顯示分辨率提高到了原來的四倍。
參考文獻(xiàn):
[1] 馬飛,黃苒,趙博華,等.基于FPGA的LCoS顯示驅(qū)動(dòng)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].液晶與顯示,2012,27(03):364-370.
[2] 耿衛(wèi)東,代永平,任立儒,等.LCoS場序彩色顯示控制器的設(shè)計(jì)[J].液晶與顯示,2003(03):188-192.
[3] 黃成強(qiáng),李陽軍,李春光.應(yīng)用于AMOLED的RGB到RGBG高速像素轉(zhuǎn)換技術(shù)研究[J].光電子·激光,2019(08):850-857.
[4] 嚴(yán)利民,夏明治.一種三基色多子像素排列[J].光電子技術(shù),2017,37(03):182-185.
[5] RUSSELL I A,WALLER C M,EISENBRAND E P. (2017).U.S.Patent No.9,613,573.Washington,DC:U.S Patentand Trademark Office.
[6] GUTTAG K M,WALLER C M,LUNDI A.(2013).U.S.Patent No.8,605,015.Washington,DC:U.S Patent and Trademark Office.
(注:本文來源于科技期刊《電子產(chǎn)品世界》2020年第05期第51頁,歡迎您寫論文時(shí)引用,并注明出處。)
評論