引言

近幾年，云計(jì)算、5G、物聯(lián)網(wǎng)、人工智能等產(chǎn)業(yè)的迅速發(fā)展使得對(duì)內(nèi)存的需求大增。作為內(nèi)存技術(shù)的關(guān)鍵模塊，DDR PHY的市場(chǎng)需求也在高速增長(zhǎng)。本文從新銳IP企業(yè)芯耀輝的角度，談?wù)凞DR PHY，以及芯耀輝在DDR PHY上的技術(shù)突破，助力服務(wù)芯片設(shè)計(jì)企業(yè)。

什么是DDR PHY

       DDR PHY是DRAM和內(nèi)存控制器通信的橋梁，它負(fù)責(zé)把內(nèi)存控制器發(fā)過(guò)來(lái)的數(shù)據(jù)轉(zhuǎn)換成符合DDR協(xié)議的信號(hào)，并發(fā)送到DRAM；相反地，其也負(fù)責(zé)把DRAM發(fā)送過(guò)來(lái)的數(shù)據(jù)轉(zhuǎn)換成符合DFI協(xié)議的信號(hào)并發(fā)送給內(nèi)存控制器。DDR PHY和內(nèi)存控制器統(tǒng)稱(chēng)為DDR IP，他們保證了SoC和DRAM之間的數(shù)據(jù)傳輸，如圖1所示。

圖1 DDR PHY和內(nèi)存控制器在SoC中的作用

DDR IP 市場(chǎng)需求強(qiáng)勁

作為重要的接口IP，DDR IP的市場(chǎng)需求強(qiáng)勁。據(jù)IP Nest 機(jī)構(gòu)預(yù)測(cè)，2015-2024年全球接口類(lèi)IP保持 16% 的平均年復(fù)增長(zhǎng)率。未來(lái)幾年， 在5大類(lèi)接口IP（USB、PCIe、DDR、D2D&Ethernet、MIPI）市場(chǎng)份額上，DDR IP將持續(xù)保持前三的市場(chǎng)份額。

目前在DDR IP的市場(chǎng)上，國(guó)際廠商占據(jù)較高的市場(chǎng)份額，而國(guó)內(nèi)IP企業(yè)占比很小，究其原因，主要是由于DDR PHY具有較高的技術(shù)門(mén)檻，要在這類(lèi)PHY上實(shí)現(xiàn)突破并不容易。

首先與其說(shuō)DDR PHY是一個(gè)芯片技術(shù)，不如說(shuō)DDR PHY是一門(mén)系統(tǒng)工程。DDR的數(shù)據(jù)傳輸采用并行多位、單端突發(fā)的傳輸模式，對(duì)電源完整性PI（Power Integrity，電源完整性）和信號(hào)完整性SI （Signal Integrity，信號(hào)完整性）的要求很高。另一方面，DDR可以說(shuō)是對(duì)訓(xùn)練(Training)要求最多的接口。各種訓(xùn)練是否獲得最佳的結(jié)果直接影響DDR工作的可靠性。對(duì)于PHY開(kāi)發(fā)人員來(lái)說(shuō)，既要懂物理層的設(shè)計(jì)，也要懂訓(xùn)練算法的設(shè)計(jì)，只有這樣才能開(kāi)發(fā)出可靠的產(chǎn)品，然而這又無(wú)形中抬高了設(shè)計(jì)的門(mén)檻。最后，如何實(shí)現(xiàn)高速的單端信號(hào)傳輸，是DDR IO設(shè)計(jì)的一大考驗(yàn)。

多點(diǎn)著力，攻克DDR PHY技術(shù)瓶頸

作為一家專(zhuān)注于半導(dǎo)體IP研發(fā)和服務(wù)的高科技公司，芯耀輝科技看準(zhǔn)了企業(yè)的需求和市場(chǎng)機(jī)遇，通過(guò)可靠的SI和PI分析、優(yōu)化的訓(xùn)練算法設(shè)計(jì)、高性能的IO設(shè)計(jì)等一系列技術(shù)創(chuàng)新，成功突破了DDR PHY的技術(shù)瓶頸。

關(guān)鍵技術(shù)點(diǎn)一： 可靠的SI和PI分析指導(dǎo)

DDR數(shù)據(jù)傳輸?shù)奶攸c(diǎn)是：多位并行傳輸，單端數(shù)據(jù)突發(fā)模式。目前SoC可以集成多達(dá)72位（DDR4帶ECC）的DDR接口，多位并行傳輸在封裝和PCB上的布線是非常復(fù)雜的，很多走線有一定等長(zhǎng)要求，同時(shí)還要盡量減小線間串?dāng)_，所以合格的封裝和PCB設(shè)計(jì)是一大挑戰(zhàn)。另外突發(fā)模式的傳輸，SSO（Simultaneous Switching Output）噪聲也會(huì)嚴(yán)重影響DDR的性能。所以DDR穩(wěn)定的工作需要可靠的SI和PI分析。

在芯片開(kāi)發(fā)早期，確定好芯片的PAD規(guī)劃和封裝規(guī)劃，對(duì)于設(shè)計(jì)后期優(yōu)化DDR的SI和PI性能至關(guān)重要。芯耀輝在系統(tǒng)級(jí)芯片設(shè)計(jì)早期、IO準(zhǔn)備階段就開(kāi)展SI和PI的分析，提前幫助客戶規(guī)劃，以確保集成的DDR PHY的量產(chǎn)性能。如下圖2所示為芯耀輝的SI和PI流程示意圖。

圖2 芯耀輝SI和PI流程示意圖

另外，芯耀輝團(tuán)隊(duì)還開(kāi)發(fā)出了一套特殊碼流分析技術(shù)。通過(guò)該技術(shù)，在設(shè)計(jì)階段可以高效地分析封裝和PCB設(shè)計(jì)是否滿足DDR眼圖的要求，可以快速定位缺陷，并指導(dǎo)客戶優(yōu)化完善。圖3給出了一個(gè)實(shí)際合作案例，展示了系統(tǒng)設(shè)計(jì)最終完成后的眼圖質(zhì)量。

圖3 芯耀輝LPDDR4X-3733仿真寫(xiě)數(shù)據(jù)眼圖

關(guān)鍵技術(shù)點(diǎn)二： 高可靠性訓(xùn)練設(shè)計(jì)

DDR系統(tǒng)的穩(wěn)定工作離不開(kāi)各種訓(xùn)練。在啟動(dòng)的時(shí)候需要做初始化的CA Training，Write Leveling，Read Leveling和 Write Eye Training等一系列訓(xùn)練，對(duì)于DDR4、LPDDR4及以上的更高協(xié)議，還需要VREF的二維訓(xùn)練?；诩冇布姆绞綗o(wú)法提供復(fù)雜的訓(xùn)練范式。例如JEDEC的DDR4協(xié)議里面規(guī)定了DRAM只能提供簡(jiǎn)單的01010101等范式， 這對(duì)于高速DDR的訓(xùn)練是不足夠的，因?yàn)檫@些范式頻率單一，無(wú)法反映數(shù)據(jù)通道衰減帶來(lái)的碼間串?dāng)_（ISI）。另外，不同范式在終端的反射也會(huì)不一樣。所以如果采用JEDEC規(guī)定的簡(jiǎn)單范式來(lái)訓(xùn)練DDR，特別是在較高速率下，不能得到一個(gè)最優(yōu)化的訓(xùn)練結(jié)果。

芯耀輝的DDR PHY采用基于固件的訓(xùn)練方法，可以設(shè)置不同的范式，如PRBS范式、特殊設(shè)計(jì)的掃頻范式等。顯然此類(lèi)范式能更全面的反映數(shù)據(jù)通道特性，因?yàn)樗烁哳l、中頻、低頻信息，以及長(zhǎng)0和長(zhǎng)1帶來(lái)的碼間串?dāng)_等問(wèn)題，可以保證獲得更優(yōu)的訓(xùn)練結(jié)果。

初始化的訓(xùn)練完成之后，芯片內(nèi)部溫度和電壓會(huì)隨著工作狀態(tài)和環(huán)境溫度的變化而變化，此溫度和電壓的變化會(huì)讓訓(xùn)練的結(jié)果偏移理想值，使得DDR的讀寫(xiě)裕量減小，嚴(yán)重的情況還會(huì)造成讀寫(xiě)數(shù)據(jù)錯(cuò)誤。芯耀輝開(kāi)發(fā)了一種可以動(dòng)態(tài)檢測(cè)芯片內(nèi)部溫度和電壓變化的技術(shù)，通過(guò)實(shí)時(shí)補(bǔ)償各種訓(xùn)練結(jié)果，保證數(shù)據(jù)的讀寫(xiě)具有足夠的裕量，確保DDR工作的穩(wěn)定性。

關(guān)鍵技術(shù)點(diǎn)三：高性能DDR IO設(shè)計(jì)

信號(hào)碼間串?dāng)_和走線的阻抗不匹配帶來(lái)的信號(hào)反射嚴(yán)重影響數(shù)據(jù)通信。為了保證DDR數(shù)據(jù)讀寫(xiě)的可靠性，在DDR IO設(shè)計(jì)中，芯耀輝采用了FFE（前向反饋均衡）和DFE（判決反饋均衡）技術(shù)。

l    FFE 前端預(yù)均衡

       FFE前端預(yù)均衡是在DDR TX端采用的技術(shù)。因?yàn)閿?shù)據(jù)通道有衰減，使得信號(hào)高頻部分被抑制較大，低頻部分被抑制較小，所以在RX端看到的眼圖眼高和眼寬均比較小。FFE的思想就是減小低頻分量的能量，使得信號(hào)的高頻低頻部分在信道之后達(dá)到均衡。圖4展示了FFE原理，如果信號(hào)有0->1的或者1->0的變化，則輸出滿強(qiáng)度(Full Strength)的信號(hào)，如果信號(hào)是連續(xù)的1或者0，則輸出均衡強(qiáng)度的信號(hào)(EQ Strength)。

圖4  FFE前端預(yù)均衡原理示意圖

圖5 展示了在RX端，數(shù)據(jù)速率是6400Mbps時(shí)，關(guān)閉FFE和打開(kāi)FFE的仿真示意圖?？梢钥吹剑蜷_(kāi)FFE的眼圖質(zhì)量明顯好于關(guān)閉FFE的眼圖質(zhì)量。

圖5 芯耀輝仿真效果示意圖(6400Mbps)，上圖沒(méi)有打開(kāi)FFE，下圖打開(kāi)FFE

       芯耀輝采用可編程的前端預(yù)均衡方案，通過(guò)設(shè)置不同參數(shù)可以獲得不同的均衡效果，以適應(yīng)各種應(yīng)用場(chǎng)景的需要。

l  自適應(yīng)算法支持的接收端DFE(判決反饋均衡)

       信號(hào)的碼間串?dāng)_可通過(guò)脈沖響應(yīng)(pulse response)示意圖理解，如下圖6所示。

圖6 經(jīng)過(guò)信道的脈沖響應(yīng)

當(dāng)脈沖信號(hào)經(jīng)過(guò)信道時(shí)，因?yàn)楦哳l衰減和信道反射，會(huì)形成一個(gè)拖尾的波形，前一個(gè)bit的信號(hào)會(huì)影響將來(lái)bit的信號(hào)質(zhì)量。DFE的原理是：判斷之前幾個(gè)bit的信號(hào)是1或者0，然后通過(guò)加權(quán)和反饋相加，減弱前bit信號(hào)的拖尾影響，以達(dá)到改善當(dāng)前bit信號(hào)質(zhì)量的目的。相比于CTLE等均衡技術(shù)，DFE不會(huì)放大噪聲信號(hào)，因此固態(tài)技術(shù)協(xié)會(huì)在JEDEC79-5 規(guī)范中正式引入了DFE技術(shù)，目的就是為了增強(qiáng)接收端的能力。

圖7是常見(jiàn)的4 tap DFE架構(gòu)，也是JEDEC規(guī)范推薦的架構(gòu)之一。因?yàn)镈QS的上升沿和下降沿均會(huì)采樣DQ，所以采樣電路分為上下兩個(gè)數(shù)據(jù)通路。兩個(gè)數(shù)據(jù)通路的4個(gè)采樣值經(jīng)過(guò)加權(quán)系數(shù)處理后會(huì)反饋到每一個(gè)數(shù)據(jù)通路對(duì)應(yīng)的求和器(∑)，從而減去這4個(gè)之前信號(hào)對(duì)當(dāng)前信號(hào)的ISI影響。這種結(jié)構(gòu)采用了兩個(gè)求和器，會(huì)加大DQ_Buf端的負(fù)載。另外4個(gè)采樣值均需要直接反饋到兩個(gè)求和器，會(huì)使得芯片內(nèi)部連線比較復(fù)雜，影響高速性能。圖8是DFE的另一種架構(gòu)，這種結(jié)構(gòu)通過(guò)MUX選擇兩路數(shù)據(jù)通路的采樣值，并把選擇后的值送到求和器進(jìn)行EQ處理。因?yàn)橹挥玫搅艘粋€(gè)求和器，減小了芯片內(nèi)部的連線復(fù)雜性，最重要的是減小了DQ_Buf端的負(fù)載，提升了高速性能。

圖7 常見(jiàn)的4-tap DFE架構(gòu)

圖8 另一種常見(jiàn)的4-tap DFE架構(gòu)

DFE各級(jí)tap的加權(quán)系數(shù)可以通過(guò)手動(dòng)設(shè)置，前提條件是要得到信道的參數(shù)，這樣做不適合產(chǎn)品的大規(guī)模量產(chǎn)，因?yàn)閷?duì)不同的產(chǎn)品來(lái)說(shuō)，它的IO特性、信道參數(shù)是有隨機(jī)偏差的，同樣的一套設(shè)置不能保證每個(gè)產(chǎn)品都有最佳的DFE性能。通過(guò)自適應(yīng)訓(xùn)練得到DFE各級(jí)tap的系數(shù)是目前主流的方式。芯耀輝的DDR PHY提供了一套特殊的固件訓(xùn)練機(jī)制，DFE的各級(jí)tap的反饋系數(shù)可以通過(guò)訓(xùn)練快速得到，自適應(yīng)程度高，可保證每一顆芯片都有更優(yōu)的DFE性能，有效減小碼間串?dāng)_和反射造成的影響。

關(guān)鍵技術(shù)點(diǎn)四：支持多頻點(diǎn)的快速頻率切換技術(shù)實(shí)現(xiàn)低功耗設(shè)計(jì)

DDR是SoC系統(tǒng)中的功耗大戶，如何減小DDR的功耗一直是DDR技術(shù)革新的動(dòng)力和方向之一。最直接的方法就是降低供電電壓，而這正是DRAM規(guī)范的演進(jìn)之路。另一方面，從DDR4和LPDDR4開(kāi)始，DRAM規(guī)范定義了POD IO 架構(gòu)（針對(duì)DDR4和DDR5）、LVSTL IO架構(gòu)（針對(duì)LPDDR4和LPDDR5）和數(shù)據(jù)總線倒置(DBI)技術(shù)，能有效地減小IO端的功耗。

以上降低功耗的方法是JEDEC規(guī)范限定的技術(shù)，芯耀輝還開(kāi)發(fā)出一種動(dòng)態(tài)頻率切換技術(shù)，能有效降低系統(tǒng)總功耗。該技術(shù)在DRAM初始化的時(shí)候可以訓(xùn)練多達(dá)多個(gè)頻率點(diǎn)的配置，并保存相關(guān)訓(xùn)練結(jié)果。當(dāng)系統(tǒng)確定不需要DRAM工作在高頻率時(shí)，可以通知DDR控制器，然后DDR控制器會(huì)通知DFI，并讓DRAM進(jìn)入自刷新?tīng)顟B(tài)，之后頻率切換就會(huì)自動(dòng)在DFI和DDR PHY內(nèi)部進(jìn)行，頻率切換完成之后DDR控制器則會(huì)讓DRAM退出自刷新，這樣DDR就可以切換到一個(gè)較低的工作頻率，從而降低功耗。相較于同類(lèi)產(chǎn)品，該技術(shù)最大特點(diǎn)是整個(gè)過(guò)程無(wú)需固件接入，在新的頻率點(diǎn)無(wú)需重新做訓(xùn)練，從而快速穩(wěn)定地實(shí)現(xiàn)頻率切換。

總結(jié)

未來(lái)，市場(chǎng)對(duì)DDR PHY的需求持續(xù)增長(zhǎng)，在先進(jìn)制程上的需求更加突出。芯耀輝較早切入了基于FinFET工藝的IP開(kāi)發(fā)，通過(guò)不斷的技術(shù)創(chuàng)新，成為目前少數(shù)能提供先進(jìn)制程、優(yōu)越性能，穩(wěn)定可靠的DDR PHY的本土企業(yè)之一。

百尺竿頭，更進(jìn)一步，芯耀輝人必將以提供高性能的接口類(lèi)IP，高品質(zhì)的設(shè)計(jì)服務(wù)為己任，奮發(fā)圖強(qiáng)，助力攜手合作廣大芯片設(shè)計(jì)公司及晶圓代工廠，推出更優(yōu)秀的產(chǎn)品，助力提升中國(guó)芯片產(chǎn)業(yè)的發(fā)展。