本文闡述針對(duì)現(xiàn)今高度整合CbM解決方案因應(yīng)EMC標(biāo)準(zhǔn)兼容性進(jìn)行設(shè)計(jì)時(shí)所面臨的關(guān)鍵挑戰(zhàn)。EMC的設(shè)計(jì)頗有難度，即使是電路或?qū)嶒?yàn)室測(cè)試設(shè)定進(jìn)行微幅變更都會(huì)大幅影響測(cè)試結(jié)果。本文說(shuō)明一種系統(tǒng)層級(jí)EMC仿真方法或虛擬實(shí)驗(yàn)室，可協(xié)助工程師縮短時(shí)間內(nèi)完成EMC兼容的設(shè)計(jì)工作。
微機(jī)電系統(tǒng)廣泛用于鐵路、風(fēng)力發(fā)電機(jī)、馬達(dá)控制、工具機(jī)等環(huán)境中，目的是用于監(jiān)測(cè)振動(dòng)，藉以提升安全性、降低成本、以及盡力提高設(shè)備的使用壽命。MEMS傳感器的低頻效能，能比其他技術(shù)更早偵測(cè)出鐵路與風(fēng)力發(fā)電機(jī)應(yīng)用的軸承損壞。大幅節(jié)省成本加上對(duì)各種設(shè)備瑕疵達(dá)到更高的偵測(cè)率，確保能符合各種嚴(yán)苛的安全標(biāo)準(zhǔn)。較寬的帶寬（0 Hz至23 kHz）、低噪聲性能、以及較寬的振動(dòng)量測(cè)范圍（2 g至200 g），這些都是振動(dòng)偵測(cè)的必要條件。而這些目標(biāo)全都可運(yùn)用Analog Devices陣容廣泛的MEMS產(chǎn)品輕易達(dá)成。
監(jiān)測(cè)振動(dòng)采用無(wú)線通信系統(tǒng)，用來(lái)和各處負(fù)責(zé)搜集原始數(shù)據(jù)的傳感器進(jìn)行通訊，或是利用原始數(shù)據(jù)執(zhí)行實(shí)時(shí)控制。建置有線狀態(tài)監(jiān)測(cè)（CbM）系統(tǒng)面臨許多挑戰(zhàn)。其中一項(xiàng)關(guān)鍵挑戰(zhàn)就是透過(guò)數(shù)公尺纜線運(yùn)行時(shí)的電磁兼容（EMC）強(qiáng)固性，這類環(huán)境會(huì)受到包括間接照明電涌、靜電放電、以及像是電感性或電容性負(fù)載切換等環(huán)境噪聲。
因應(yīng)EMC擾動(dòng)能力不良，可能導(dǎo)致從CbM系統(tǒng)收集數(shù)據(jù)的質(zhì)量出現(xiàn)間歇性或永久性的衰退，如圖1所示。長(zhǎng)久下來(lái)，質(zhì)量不良的數(shù)據(jù)可能導(dǎo)致對(duì)資產(chǎn)健康與維護(hù)做出不正確的決策。



 
圖1 : 有線式CbM系統(tǒng)鏈接振動(dòng)傳感器置于EMC干擾嚴(yán)重的工業(yè)環(huán)境

本文闡述針對(duì)現(xiàn)今高度整合CbM解決方案因應(yīng)EMC標(biāo)準(zhǔn)兼容性進(jìn)行設(shè)計(jì)時(shí)所面臨的關(guān)鍵挑戰(zhàn)。EMC的設(shè)計(jì)從一開(kāi)始就極為困難，即使是電路或?qū)嶒?yàn)室測(cè)試設(shè)定進(jìn)行微幅變更都會(huì)大幅影響測(cè)試結(jié)果。本文將介紹一種系統(tǒng)層級(jí)EMC仿真方法或虛擬實(shí)驗(yàn)室，其可協(xié)助工程師在創(chuàng)紀(jì)錄的時(shí)間內(nèi)完成EMC兼容的設(shè)計(jì)工作。

為何系統(tǒng)層級(jí)EMC仿真非常重要?
現(xiàn)代產(chǎn)品的開(kāi)發(fā)時(shí)程包含同步進(jìn)行的EMC兼容設(shè)計(jì)任務(wù)。針對(duì)EMC的設(shè)計(jì)應(yīng)盡可能無(wú)縫銜接，但往往事與愿違，EMC問(wèn)題與實(shí)驗(yàn)室測(cè)試經(jīng)常會(huì)讓產(chǎn)品上市延后數(shù)個(gè)月之久。虛擬實(shí)驗(yàn)室EMC仿真方法協(xié)助工程師解決各種EMC問(wèn)題，其速度遠(yuǎn)快過(guò)僅采用實(shí)驗(yàn)室測(cè)試的方式。
在達(dá)成EMC兼容性方面，虛擬實(shí)驗(yàn)室模擬方法能解決關(guān)鍵問(wèn)題，原因包括：
? 提高現(xiàn)代印刷電路板設(shè)計(jì)的整合度與組件密度，除了可能導(dǎo)致許多復(fù)雜問(wèn)題，還會(huì)衍生許多EMC失效途徑。模擬有助于判斷最佳EMC抑制技巧，而且比光使用實(shí)驗(yàn)室測(cè)試的作法更加有彈性與省時(shí)。
? EMC標(biāo)準(zhǔn)的規(guī)范有時(shí)含糊不明，意謂若是以不同方法測(cè)試電路可能會(huì)出現(xiàn)不同結(jié)果。相較于實(shí)驗(yàn)室測(cè)試，使用模擬方法可迅速變更測(cè)試與獲得結(jié)果。
? 整個(gè)系統(tǒng)需要在確保EMC兼容性的前提下進(jìn)行開(kāi)發(fā)，包含選用纜線的種類、長(zhǎng)度、遮蔽，以及量測(cè)的設(shè)定。若是采用模擬法，實(shí)際量測(cè)時(shí)的探針效應(yīng)就能忽略，而且更換纜線從以往費(fèi)時(shí)數(shù)小時(shí)大幅縮短至數(shù)秒鐘。
? 由于各家客戶采用的受測(cè)設(shè)備不同，可能導(dǎo)致得到不同的測(cè)試結(jié)果。使用仿真法能更適切地模型分析與了解實(shí)際客戶應(yīng)用。
? 現(xiàn)有模擬工具并未統(tǒng)一，而且也沒(méi)有針對(duì)纜線與電路板制定適用的仿真模型。虛擬實(shí)驗(yàn)室除了整合纜線、電路板、以及被動(dòng)與主動(dòng)組件模型，還能獲得更準(zhǔn)確的結(jié)果。

系統(tǒng)層級(jí)EMC仿真特性
系統(tǒng)層級(jí)EMC仿真透過(guò)以下各點(diǎn)特性，能夠加快產(chǎn)品上市時(shí)程：
? 迅速找出電路弱點(diǎn)，提供針對(duì)性建議協(xié)助改進(jìn)
? 找出EMC失效以及了解失效形成機(jī)制，這方面的工作成效能改進(jìn)99%
? 大幅節(jié)省成本：無(wú)須執(zhí)行反復(fù)的設(shè)計(jì)與測(cè)試嘗試
? 大幅縮短時(shí)間：無(wú)須反復(fù)嘗試多次設(shè)計(jì)方案，縮短數(shù)個(gè)月之久的開(kāi)發(fā)時(shí)程，節(jié)省包括電路板線路配置、制造、組裝的前置作業(yè)時(shí)間

EMC挑戰(zhàn)
現(xiàn)今高度整合的傳感器系統(tǒng)設(shè)計(jì)經(jīng)常面臨許多EMC挑戰(zhàn)。首先，現(xiàn)代高整合度電路板設(shè)計(jì)讓通過(guò)EMC測(cè)試成為艱難的任務(wù)。經(jīng)常藉由共享電源與數(shù)據(jù)線架構(gòu)（幻象電源）的作法來(lái)降低系統(tǒng)成本與電路板尺寸（較少的電路板鏈接）。振動(dòng)傳感器技術(shù)廣泛采用的IEPE標(biāo)準(zhǔn)能為振動(dòng)傳感器提供恒定的電流源，并透過(guò)同一條線路讀回傳感器輸出訊號(hào)，如圖2所示。


圖2 : 一個(gè)雙線式IEPE傳感器透過(guò)接口鏈接共享數(shù)據(jù)與電源架構(gòu)

這種雙線式系統(tǒng)意謂電源與數(shù)據(jù)通訊線會(huì)受到相同的EMC干擾，以致在針對(duì)EMC進(jìn)行設(shè)計(jì)時(shí)會(huì)額外增加復(fù)雜度。EMC濾波組件必須審慎挑選以抑制各種電源干擾，但亦須避免降低數(shù)據(jù)電路的通訊帶寬。
第二，系統(tǒng)層級(jí)EMC標(biāo)準(zhǔn)，像是IEC 61000-4-6傳導(dǎo)射頻抗擾性，針對(duì)許多工業(yè)產(chǎn)品所制定，制造商會(huì)標(biāo)明產(chǎn)品的抗擾性達(dá)到Class A（沒(méi)有通訊誤差）或Class B（具有通訊誤差，但系統(tǒng)不必重置）。各家制造商的Class A門坎會(huì)有差異，通常以位錯(cuò)誤率（BER）或等價(jià)的微伏或micro-g來(lái)標(biāo)示振動(dòng)傳感器的功能。
Class A兼容門坎通常會(huì)極低的電壓，遠(yuǎn)低于系統(tǒng)能量測(cè)到的最小訊號(hào)。傳導(dǎo)射頻抗擾性標(biāo)準(zhǔn)讓用戶能用BER為系統(tǒng)定義通過(guò)/失敗標(biāo)準(zhǔn)，以及規(guī)范設(shè)定細(xì)節(jié)與噪聲拒斥位準(zhǔn)。
最適合設(shè)定與BER需要深入探索，同時(shí)也成為系統(tǒng)設(shè)計(jì)者的一大挑戰(zhàn):如何讓實(shí)驗(yàn)室設(shè)計(jì)驗(yàn)證測(cè)試設(shè)定能因應(yīng)實(shí)際客戶的應(yīng)用，尤其是當(dāng)測(cè)試設(shè)定的微幅變動(dòng)可能導(dǎo)致測(cè)試結(jié)果出現(xiàn)巨幅變化。
第三，大多數(shù)常見(jiàn)EMC測(cè)試程序要求做出整個(gè)系統(tǒng)后，再送到EMC驗(yàn)證實(shí)驗(yàn)室進(jìn)行測(cè)試。全系統(tǒng)包含挑選纜線、長(zhǎng)度及遮蔽。不同纜線會(huì)有不同的電容規(guī)格，可能將更多或更少的EMC噪聲耦合到受影響系統(tǒng)中。纜線長(zhǎng)度與遮蔽接地可能導(dǎo)致在高EMC頻率以及不同接地電流返回路徑上出現(xiàn)阻抗不匹配的狀況。
在建構(gòu)系統(tǒng)時(shí)，較理想的測(cè)試方法是每個(gè)次單元單獨(dú)進(jìn)行EMC抗擾性測(cè)試; 然而在實(shí)際應(yīng)用中，整個(gè)系統(tǒng)可能受到相同EMC噪聲所影響。這些還只是一部分的原因?qū)е聫S方EMC測(cè)試很難對(duì)比客戶實(shí)驗(yàn)室的測(cè)試。
由于現(xiàn)今各種高整合度設(shè)計(jì)與EMC測(cè)試的復(fù)雜性，促使業(yè)界需要一種能節(jié)省時(shí)間的彈性設(shè)計(jì)模式。在實(shí)驗(yàn)室測(cè)試之前進(jìn)行模擬會(huì)是解決之道。目前鎖定的目標(biāo)是在耗費(fèi)最少的時(shí)間與精力下取得正確的實(shí)驗(yàn)室數(shù)據(jù)。

運(yùn)用虛擬實(shí)驗(yàn)室加快除錯(cuò)與解決EMC問(wèn)題
Analog Devices的系統(tǒng)層級(jí)專業(yè)與EMC模擬技巧促成虛擬實(shí)驗(yàn)室仿真流程，如圖3所示。虛擬實(shí)驗(yàn)室環(huán)境讓用戶更容易首次上手就完成EMC設(shè)計(jì)，用戶執(zhí)行的是反復(fù)嘗試虛擬設(shè)計(jì)，取代費(fèi)時(shí)又昂貴的實(shí)驗(yàn)室設(shè)定與反復(fù)量測(cè)步驟。運(yùn)算力、SPICE、電磁場(chǎng)仿真、以及CAD軟件都達(dá)到成熟階段，讓這種虛擬實(shí)驗(yàn)室成為可行方案，讓工程師現(xiàn)在可達(dá)到前所未有的精準(zhǔn)度與仿真速度。電路板、纜線、整合電路芯片與被動(dòng)組件都能建模分析，以及進(jìn)行EMC模擬。除了分析結(jié)果，還能快速找出電路弱點(diǎn)以及提供針對(duì)性建議協(xié)助進(jìn)行改進(jìn)。


 
圖3 : 從真實(shí)實(shí)驗(yàn)室轉(zhuǎn)移至虛擬實(shí)驗(yàn)室環(huán)境

運(yùn)用虛擬實(shí)驗(yàn)室環(huán)境，開(kāi)發(fā)業(yè)者在測(cè)試過(guò)程中可存取系統(tǒng)任何實(shí)體節(jié)點(diǎn)，不會(huì)產(chǎn)生在實(shí)際實(shí)驗(yàn)室所面臨的常見(jiàn)量測(cè)限制–像是量測(cè)設(shè)備帶寬、實(shí)驗(yàn)室限制、探棒的非理想阻抗、以及外部噪聲–這些都會(huì)對(duì)量測(cè)產(chǎn)生干擾。
在開(kāi)始制造電路板之前仿真多項(xiàng)常見(jiàn)工業(yè)IEC 61000系統(tǒng)層級(jí)EMC標(biāo)準(zhǔn)測(cè)試，如表1所示。

MEMS與模擬案例研究
本節(jié)介紹模擬案例及與實(shí)驗(yàn)室量測(cè)的對(duì)比，圖4的振動(dòng)監(jiān)測(cè)電路中采用Analog Devices的ADXL1002 MEMS加速計(jì)，這個(gè)電路兼容于廣泛使用的IEPE接口，如圖2所示。電路中含有兩個(gè)分路調(diào)節(jié)器，其中一個(gè)（IC1）為加速計(jì)供電；另外，還有AD8541 運(yùn)算放大器（IC3），以及第二個(gè)（IC4）提供9.5 V 直流偏壓。當(dāng)系統(tǒng)開(kāi)始送電而ADXL1002為靜態(tài)，通訊總線會(huì)在12 V dc 進(jìn)行重置。圖3的電路必須符合IEC 61000-4-6 傳導(dǎo)射頻抗擾性的標(biāo)準(zhǔn)，這項(xiàng)標(biāo)準(zhǔn)是工業(yè)應(yīng)用設(shè)備的常見(jiàn)規(guī)范。

實(shí)際實(shí)驗(yàn)室對(duì)比虛擬實(shí)驗(yàn)室模擬，需要多個(gè)制程步驟：
1. 實(shí)際實(shí)驗(yàn)室設(shè)定對(duì)比模擬環(huán)境
2. 運(yùn)用虛擬實(shí)驗(yàn)室開(kāi)發(fā)仿真模型（如圖3所示）
3. 運(yùn)用模擬找出設(shè)計(jì)中的EMC弱點(diǎn)
4. 使用仿真找出設(shè)計(jì)問(wèn)題以改進(jìn)EMC性能
5. 在實(shí)際實(shí)驗(yàn)室中驗(yàn)證設(shè)計(jì)以改進(jìn)EMC性能
關(guān)于制程步驟內(nèi)容敘述如下：

步驟1 真實(shí)實(shí)驗(yàn)室設(shè)定對(duì)比模擬環(huán)境
IEC 61000-4-6傳導(dǎo)射頻抗擾性測(cè)試適用于在射頻（RF）場(chǎng)環(huán)境中工作的產(chǎn)品。射頻場(chǎng)會(huì)作用于連到安裝設(shè)備的整段纜線。在EC 61000-4-6測(cè)試中，射頻電壓從150 kHz 步進(jìn)到80 MHz。射頻電壓由1 kHz正弦波進(jìn)行80%的振幅調(diào)變（AM）。IEC 61000-4-6 標(biāo)準(zhǔn)規(guī)范在10 V/m下Level 3為最高射頻電壓。射頻電壓注入到纜線遮蔽層，或用箝位電路（clamp）進(jìn)行電容耦合。

如表2所示，虛擬與實(shí)際實(shí)驗(yàn)室環(huán)境需要對(duì)比幾項(xiàng)關(guān)鍵參數(shù)：

? 測(cè)試位準(zhǔn)與 IEC EMC 標(biāo)準(zhǔn)（振幅，頻率）
? 纜線規(guī)格（長(zhǎng)度、電容、遮蔽）
? 系統(tǒng)接地（包括纜線遮蔽）
? 量測(cè)參數(shù) （電路中的組件與位置）
? 測(cè)試通過(guò)/失敗門坎（振幅、頻率）

步驟2 運(yùn)用虛擬實(shí)驗(yàn)室發(fā)展仿真模型
通常廠商會(huì)提供大多數(shù)主動(dòng)與被動(dòng)電路組件的SPICE模型。電磁仿真器可仿真其他非標(biāo)準(zhǔn)組件，像是電路板幾何與網(wǎng)絡(luò)，以及纜線模型。
表2所搜集的信息協(xié)助確保精準(zhǔn)模型分析纜線參數(shù)。這個(gè)系統(tǒng)采用雙芯遮蔽線，成本高于無(wú)遮蔽線。沒(méi)有遮蔽層讓系統(tǒng)的EMC抗擾性較低。運(yùn)用無(wú)遮蔽線進(jìn)行仿真，結(jié)果顯示EMC噪聲遠(yuǎn)多過(guò)遮蔽式纜線系統(tǒng)。MEMS IEPE電路，如圖4所示，盡可能設(shè)計(jì)成精巧尺寸（1.9 cm × 1.9 cm），只有2層PCB電路。使用2層PCB會(huì)增加潛在的EMC問(wèn)題，因?yàn)橛休^高的耦合電容以及串音，因此必須小心設(shè)計(jì)。



 
圖4 : MEMS 電路采用ADXL1002 與IEPE兼容接口

在這個(gè)時(shí)間點(diǎn)，系統(tǒng)設(shè)計(jì)工程師可以開(kāi)始為PCB與纜線整理出模型，使用電磁仿真工具，將其連接到IC與被動(dòng)組件的SPICE模型。之后再執(zhí)行SPICE仿真，以及在系統(tǒng)層級(jí)與EMC仿真進(jìn)行互動(dòng)。
圖5顯示PCB物理幾何與網(wǎng)絡(luò)以及雙芯遮蔽線的電磁模擬。三維電路板SPICE模型是PCB物理配置的完整抽象模型，包含許多針腳，可用來(lái)連結(jié)MEMS、運(yùn)算放大器、以及分路調(diào)節(jié)器的SPICE模型。透過(guò)這種方式，可執(zhí)行極精準(zhǔn)的電氣模擬。被動(dòng)組件數(shù)據(jù)（電容、電阻、電感）都可以變更，系統(tǒng)響應(yīng)可觀察與修改，相較于變更與測(cè)試實(shí)際硬件的作法，可更快速且富彈性。纜線的SPICE模型也可在測(cè)試時(shí)進(jìn)行模型分析–像是纜線長(zhǎng)度可以增加或縮減，線長(zhǎng)會(huì)對(duì)EMC耦合與系統(tǒng)效能有顯著的影響。



 
圖5 : 為電路板物理幾何與網(wǎng)絡(luò)以及雙芯遮蔽線建立的電磁仿真模型，

完成EMC時(shí)域仿真后，工程師可分析在不同時(shí)間與頻率下的電路瞬態(tài)響應(yīng)。
根據(jù)EMC測(cè)試的種類，可執(zhí)行瞬態(tài)或頻率分析。許多瞬態(tài)分析的案例可用來(lái)執(zhí)行抗擾性測(cè)試，另外頻域的案例可用在幅射性電磁放射EMC測(cè)試（參考表1）。

步驟3 運(yùn)用模擬找出設(shè)計(jì)的EMC弱點(diǎn)
一旦全系統(tǒng)完成模型分析與仿真后，就很容易找出失效機(jī)制。EMC噪聲電壓注入到纜線遮蔽層。噪聲電壓之后會(huì)耦合到纜線遮蔽層與線芯之間的寄生電容。噪聲會(huì)傳導(dǎo)到電路板上的ACC節(jié)點(diǎn)，如圖6所示。


圖6 : 電路失效機(jī)制

噪聲電流會(huì)經(jīng)過(guò)最小阻抗路徑，這個(gè)案例中會(huì)經(jīng)過(guò)運(yùn)算放大器輸出端的C8電容。運(yùn)算放大器會(huì)飽和，將高電流抽出電源供應(yīng)器（VDD）節(jié)點(diǎn)。IC1 VDD調(diào)節(jié)器無(wú)法供應(yīng)這么高的電流; 因此VDD電壓會(huì)下降。VDD 電壓降會(huì)暫時(shí)關(guān)閉MEMS傳感器（以5V額定電壓供電），導(dǎo)致運(yùn)算放大器輸出端（噪聲）出現(xiàn)電壓漣波。
第二個(gè)失效模式也可找到，這個(gè)模式若是只用實(shí)驗(yàn)室測(cè)試法就很難甚至根本不可能觀察到以及進(jìn)行除錯(cuò)。高頻傳輸線通常會(huì)用一個(gè)負(fù)載作為終端電阻，該負(fù)載的阻抗必須匹配傳輸線的阻抗。IEPE纜線由于屬于低頻率（kilohertz）數(shù)據(jù)通訊，因此通常沒(méi)有終端接頭。然而當(dāng)注入60 MHz到70 MHz范圍的噪聲，由于纜線沒(méi)有用匹配負(fù)載接上終端接頭，因此噪聲電壓會(huì)在通訊總線上出現(xiàn)反射。

步驟4 使用模擬為設(shè)計(jì)找出改進(jìn)EMC的潛力

目標(biāo)是判斷成本最小且最有效的電路變更方式來(lái)抑制EMC問(wèn)題。如圖7所示，只須加入兩個(gè)電容就能解決兩項(xiàng)EMC問(wèn)題。22 nF CEMC 會(huì)將噪聲帶離敏感線路（運(yùn)算放大器、MEMS），噪聲電流現(xiàn)在會(huì)透過(guò)圖中所示的C1電容分流到接地端。鐵氧體磁珠（ferrite bead）在100 MHz頻率下有高阻抗，可加入到電路中作為額外的確保，用來(lái)阻隔任何殘除的噪聲。CTERM則會(huì)在EMC測(cè)試時(shí)將高頻率狀態(tài)的纜線反射訊號(hào)分流出去。


 
圖7 : 改進(jìn)EMC性能的設(shè)計(jì)

如步驟3所述，VDD 電源網(wǎng)絡(luò)失效是反映EMC耐受性的一項(xiàng)可靠指標(biāo)。圖8顯示VDD電源網(wǎng)絡(luò)的電壓降，這里沒(méi)有使用CEMC。模擬結(jié)果預(yù)測(cè)約2V或更大的壓降。當(dāng)使用CEMC時(shí)，偏離額定值的幅度為微伏范圍，遠(yuǎn)低于1.6 mV目標(biāo)兼容門坎。



 
圖8 : 仿真VDD電路網(wǎng)絡(luò)，包括使用 CEMC 電容（上方綠色波形）與沒(méi)有使用 CEMC （下方藍(lán)色波形曲線）的狀況

Analog Devices的ADXL1002 MEMS傳感器在11 kHz下具有3 db帶寬，因此選擇CEMC與CTERM變得很重要，選擇正確才能維護(hù)11 kHz通訊總線。利用虛擬實(shí)驗(yàn)室的彈性，除了可仿真多種電容值，還能挑選出兩個(gè)最佳電容值。在加入這些電容后，系統(tǒng)會(huì)預(yù)測(cè)出低于1.6 mV噪聲電壓時(shí)通過(guò)EMC標(biāo)準(zhǔn)測(cè)試的能力。

步驟5 在實(shí)際實(shí)驗(yàn)室中驗(yàn)證設(shè)計(jì)以改進(jìn)EMC性能

如圖4所示的原始電路使用表2的參數(shù)在實(shí)驗(yàn)室進(jìn)行測(cè)試。結(jié)果在77 MHz測(cè)試頻率下出現(xiàn)912 mV噪聲的失敗狀況。經(jīng)過(guò)步驟4的建議，加入一個(gè)22 nF 電容（CEMC）與R3電阻并聯(lián)。結(jié)果得到99%的改進(jìn)幅度，量測(cè)到的噪聲低于6 mV，如圖9所示的實(shí)驗(yàn)室測(cè)試結(jié)果（藍(lán)色波形）。
為達(dá)到低于1.6 mV噪聲的設(shè)計(jì)目標(biāo)，在ACC與GND節(jié)點(diǎn)之間加入一個(gè)100 nF CTERM電容，以及22 nF的CEMC電容。圖9顯示綠色仿真結(jié)果，噪聲曲線在0.15 MHz到80 MHz頻譜區(qū)間呈現(xiàn)平坦走勢(shì)。


 
圖9 : 依循虛擬實(shí)驗(yàn)室的建議進(jìn)行模擬與實(shí)驗(yàn)室測(cè)試的結(jié)果

在達(dá)成結(jié)果與目標(biāo)后，就可以判斷系統(tǒng)哪個(gè)部分是EMC的弱點(diǎn)。在這個(gè)案例中，纜線是主要成因，因?yàn)槔|線會(huì)將EMC能量從來(lái)源端耦合到電路，加上因纜線的長(zhǎng)度以及較高頻率下的終端阻抗造成的訊號(hào)反射。
兩個(gè)電容（CTERM與CEMC）能將兩個(gè)噪聲源有效分流到接地端。替代的解決方案與方法，像是更換運(yùn)算放大器，都是不實(shí)際的作法。把運(yùn)算放大器換成超低輸出阻抗的運(yùn)算放大器則是不理想的選擇，因?yàn)檩敵鲎杩馆^低的組件天生高耗電，從而影響整體設(shè)計(jì)的競(jìng)爭(zhēng)力。

總結(jié)
全系統(tǒng)仿真帶來(lái)前所未有的洞察力，讓業(yè)者掌握在EMC壓力下電路的行為及解決各種復(fù)雜EMC問(wèn)題的最佳辦法。使用這種方法可大幅縮短產(chǎn)品的上市時(shí)程。運(yùn)用本文介紹的制程流程，如圖10所示，可以讓設(shè)計(jì)的EMC性能獲得超過(guò)99%幅度的改進(jìn)。


 
圖10 : 制程流程，讓EMC性能獲得超過(guò)99%幅度的改進(jìn)。

（本文作者Ricardo Zaplana、Richard Anslow為ADI工程師）