汽車的“信息化、智能化”為汽車行業(yè)帶來(lái)了新的概念，軟件定義汽車。它代表著車內(nèi)軟件的數(shù)量和價(jià)值（包括電子硬件）超過(guò)了機(jī)械硬件，代表著汽車行業(yè)的逐步轉(zhuǎn)型，從高度的電子機(jī)械終端到智能、可擴(kuò)展的移動(dòng)電子終端并可持續(xù)升級(jí)。要成為如此智能的終端，汽車必須預(yù)先嵌入高級(jí)的硬件，而硬件的功能和價(jià)值通過(guò)整個(gè)生命周期中的OTA逐漸激活及增強(qiáng)。行業(yè)的價(jià)值鏈將從一站式的硬件銷售變成持續(xù)的軟件和服務(wù)優(yōu)化，而消費(fèi)者也期望汽車有類似智能手機(jī)的行為的客戶感受。 因此汽車的電子電氣架構(gòu) (EEA) 需要從傳統(tǒng)的分布式模型向中心化、簡(jiǎn)介化、可擴(kuò)展化演進(jìn)。概括的說(shuō)， EEA 的演進(jìn)將通過(guò)集成、域中心化及車中心化三步演進(jìn)，如下圖所示：

圖 1. 汽車電子電氣架構(gòu)演進(jìn)路線

當(dāng)前車內(nèi)的電子電氣架構(gòu)以功能型的域集中形式為主，比如將動(dòng)力域、底盤域、車身域整合為“車控域”； “智能座艙域”將取代原有的信息娛樂(lè)域，實(shí)現(xiàn)人機(jī)交互和T-box集成功能；“自動(dòng)駕駛域”將負(fù)責(zé)高級(jí)自動(dòng)駕駛的感知、規(guī)劃和決策。當(dāng)然造車的新勢(shì)力會(huì)更進(jìn)一步的采用域中心化及車中心化的先進(jìn)架構(gòu)實(shí)現(xiàn)更高級(jí)別的自動(dòng)駕駛能力，實(shí)現(xiàn)“跨域融合”。 智能座艙作為與消費(fèi)者最直接的接觸空間，是客戶交 互體驗(yàn)差異化的關(guān)鍵，汽車行業(yè)中的熱點(diǎn)并且不斷的加速演進(jìn)。這也帶來(lái)了智能座艙在數(shù)字儀表、信息娛樂(lè)等多個(gè)顯示域?qū)崿F(xiàn) HMI 的無(wú)縫連接，并且屏幕的尺寸也越來(lái)越大，多模交互、中控多屏以及智能聯(lián)屏是智能座艙發(fā)展的趨勢(shì)。

如下圖所示，參考華為海思的智能座艙框圖，典型的座艙域控制其中可能包含了各種各樣的顯示高速總線，比如GMSL/FPD-LINK/MIPI DSI/CSI 等連接多種屏幕，同時(shí)也包含了各種車內(nèi)互聯(lián)接口，比如 CAN/ CAN-FD/USB2.0/100BASE-T1 等用于與座艙中各種傳感器、音頻設(shè)備等外設(shè)的互聯(lián)，從而可以通過(guò)硬件架構(gòu)的集中和統(tǒng)一的智能化處理帶來(lái)更豐富的沉浸式用戶體驗(yàn)。

圖 2. 智能座艙示意圖參考海思

作為設(shè)計(jì)者要面對(duì)下一代高速的視頻及外設(shè)接口信號(hào)完整性，冗余的硬件設(shè)計(jì)滿足消費(fèi)者的全生命周期迭代升級(jí)要求，輕量化及降低線束，以及更低的功耗等等各種挑戰(zhàn)。

圖 3. 不斷推進(jìn)的分辨率及 SERDES 高速接口

自動(dòng)駕駛域涉及到感知、決策和執(zhí)行三個(gè)層面，隨著汽車智能化水平的不斷提高，驅(qū)使著自動(dòng)駕駛算力的不斷增加以及融合感知能力的不斷增強(qiáng)。這都使得傳感器接口數(shù)量和帶寬都高速增長(zhǎng)，涉及到 MIPI DPHY/ CPHY/SERDES/車載以太網(wǎng)等等高速互聯(lián)接口；以及內(nèi)部計(jì)算接口總線、存儲(chǔ)總線、芯片互聯(lián)總線諸如 PCIe Gen3/4、LPDDR4/5、XFI 等等。這都為硬件工程師帶來(lái)不斷提升的高速信號(hào)完整性及電源完整性設(shè)計(jì)與測(cè)試的挑戰(zhàn)。

以下將會(huì)對(duì)新一代電子電氣架構(gòu)下，智能座艙域及自 動(dòng)駕駛域內(nèi)部涉及到的各類高速總線信號(hào)完整性及電源完整性測(cè)試進(jìn)行分析和總結(jié)，幫助汽車行業(yè)工程師們能夠應(yīng)對(duì)日益提升的汽車硬件設(shè)計(jì)域測(cè)試要求。

圖 4. 自動(dòng)駕駛域示意圖

圖 5. 參考 nVidia Orin 計(jì)算平臺(tái)示例

PCIe Gen 2/3/4 測(cè)試

PCIe是數(shù)據(jù)中心和客戶端應(yīng)用中使用的主要新興高性能存儲(chǔ)和串行總線，實(shí)現(xiàn)了外設(shè)之間的數(shù)據(jù)通信。下圖為PCIe 總線傳統(tǒng)的典型應(yīng)用：由于汽車向“信息化、智能化”不斷演進(jìn)，汽車也越來(lái)越像移動(dòng)的數(shù)據(jù)中心，承載著大量的計(jì)算場(chǎng)景，從而PCIe的大量使用也是必不可少，并且速率也在隨著芯片算力、消費(fèi)接口升級(jí)而不斷提高。

圖 6. PCIe 典型應(yīng)用場(chǎng)景

圖 7. PCIe 鏈路層級(jí)示意及鏈路實(shí)現(xiàn)方案

與任何串行數(shù)據(jù)標(biāo)準(zhǔn)一樣， PCI Express 可以視作“由多個(gè)層組成的堆?！?，堆棧中包括通過(guò)傳輸介質(zhì)傳送電子信號(hào)的物理層；把信號(hào)解釋為有意義的數(shù)據(jù)的邏 輯層；傳輸層等等。每個(gè)層有相應(yīng)的標(biāo)準(zhǔn)和一致性測(cè) 試程序。而其中PHY 層（物理層）涵蓋了兩個(gè)子層：邏輯層和電氣層。PHY的物理部分處理高速串行分組交換和電源管理機(jī)制。PHY 的邏輯層處理復(fù)位、初始化、編碼和解碼。電氣子模塊和邏輯子模塊還可能包 括特定標(biāo)準(zhǔn)功能。

PCI Express 鏈路由稱為通路的雙單工傳輸方案集合組成。每條通路有一個(gè)發(fā)送和接收差分對(duì)，每條通路共有四根走線（以圖中的 PCIe x4 鏈路為例）。 PCIe 標(biāo)準(zhǔn)由PCI-sig組織負(fù)責(zé)維護(hù)，從機(jī)械接口來(lái) 看有 CEM 等形式，并具備一致性測(cè)試要求；而對(duì)于芯片到芯片的連接，則有 PCIe 的 Base 規(guī)范來(lái)進(jìn)行規(guī)定，但是沒(méi)有一致性要求。其主要的信號(hào)特點(diǎn)：

1. 采用AC耦合的差分信令傳輸

2. 應(yīng)用100MHz的參考時(shí)鐘，既可以是公共時(shí)鐘也可以是分離時(shí)鐘

3. 總線寬度可擴(kuò)展，包含x1、x2、x4、x8、x16通路數(shù)目

4. 可擴(kuò)展傳輸速率，包含2.5GT/s (Gen1)、5GT/s (Gen2)、8GT/s (Gen3)、16GT/s(Gen4) 等等

5. 多種連接方式，如CEM、U.2、M.2 及 PCB直連等

圖 8. PCIe 標(biāo)準(zhǔn)分類

如下圖所示，典型的整條高速串行鏈路由發(fā)射機(jī)、信道及接收機(jī)三部分組成。對(duì)于芯片到芯片的PCIe鏈路，通常標(biāo)準(zhǔn)會(huì)定義在發(fā)射機(jī)引腳進(jìn)行測(cè)試，并滿足PCIe Base的規(guī)范要求。 由于PCIe芯片中還包含了發(fā)射機(jī)及接收機(jī)均衡以抵抗信道的衰減；所以調(diào)試時(shí)往往還需要嵌入信道的模型，并模擬PCIe芯片的接收機(jī)均衡來(lái)評(píng)估芯片內(nèi)部進(jìn)行均衡后的信號(hào)質(zhì)量。而這些往往都可以在示波器的軟件中進(jìn)行模擬。

圖 9. PCIe 典型鏈路測(cè)試示意

PCIe 鏈路性能列在下面以供參考：

在實(shí)際應(yīng)用中，PCIe 速率是向下兼容，比如 Gen4 的發(fā)射機(jī)也會(huì)兼容 Gen1、2、3 的所有速率和均衡方式，并且通過(guò)協(xié)商的方式?jīng)Q定最終的鏈路工作模式；假如我們需要進(jìn)行所有發(fā)射機(jī)和接收機(jī)均衡的調(diào)試和評(píng)估，需要非常紛繁復(fù)雜的測(cè)試手段。

泰克 PCIe 測(cè)試解決方案

泰克PCIe測(cè)試解決方案不僅僅針對(duì)PCIe一致性測(cè)試，而且也支持PCIe Base測(cè)試所需要的測(cè)量項(xiàng)目，并且具備優(yōu)異的三模測(cè)試探頭、功能完備的串行數(shù)據(jù)鏈路分析軟件（SDLA）及協(xié)議解碼功能，可以讓我們?cè)赑CIe的調(diào)試、測(cè)試和評(píng)估中得心應(yīng)手。

泰克的 SDLA 串行鏈路分析軟件支持針對(duì)發(fā)射機(jī)、接收機(jī)均衡模擬，以及信道的嵌入與去嵌，因而在進(jìn)行復(fù)雜的PCIe鏈路的模擬中通過(guò)一次測(cè)試模擬出不同均衡下，針對(duì)不同信道模型各個(gè)節(jié)點(diǎn)的波形進(jìn)行分析比對(duì)。并且 SDLA 支持豐富的信道模型嵌入和去嵌，最大程度提高測(cè)試的便利性，比如單端或差分S參數(shù)，示波器及探頭模型、傳輸線模型、RLC 模型、傳遞函數(shù)等等：

圖 10. 泰克 SDLA 串行鏈路分析軟件

圖 11. SDLA 支持豐富的信道模型類型

接收機(jī)均衡除了支持自定義CTLE、FFE/DFE均衡設(shè) 定外，同時(shí)也支持IBIS-AMI模型，真實(shí)模擬芯片的均衡能力。

圖 12. SDLA 支持 IBIS-AMI 模型

接收機(jī)均衡除了支持自定義 CTLE、FFE/DFE 均衡設(shè) 定外，同時(shí)也支持 IBIS-AMI 模型，真實(shí)模擬芯片的均衡能力： 此外，泰克還提供了SignalConnect^TM 信道測(cè)量建模 功能，方便直接對(duì)信道進(jìn)行測(cè)量和生成模型，并方便快捷的導(dǎo)入至SDLA中進(jìn)行鏈路分析：

圖 13. 泰克 SignalCorrect 信道測(cè)試建模功能

在調(diào)試與評(píng)估中，泰克還提供了SR-PCIe協(xié)議解碼功能，幫助發(fā)現(xiàn)并定位通信鏈路中可能存在的問(wèn)題：

圖 14. 泰克PCIe協(xié)議解碼功能，并能實(shí)現(xiàn)點(diǎn)擊任意符號(hào)波形自動(dòng)跳轉(zhuǎn)到對(duì)應(yīng)位置功能

推薦的示波器的選擇如下表：

總體來(lái)說(shuō)，泰克PCIe 解決方案提供完備的軟件支持PCIe Base及CEM一致性測(cè)試，提供豐富的調(diào)試工具如SDLA、SignalCorrect、協(xié)議解碼等，使得PCIE在芯片到芯片互聯(lián)的測(cè)試與評(píng)估更加簡(jiǎn)單快捷，讓產(chǎn)品可以更快投放到市場(chǎng)，從而獲得競(jìng)爭(zhēng)優(yōu)勢(shì)。