富昌電子（Future Electronics）一直致力于以專業(yè)的技術(shù)服務(wù)，為客戶打造個性化的解決方案，并縮短產(chǎn)品設(shè)計周期。在第三代半導體的實際應用領(lǐng)域，富昌電子結(jié)合自身的技術(shù)積累和項目經(jīng)驗，落筆于SiC相關(guān)設(shè)計的系列文章。希望以此給到大家一定的設(shè)計參考，并期待與您進一步的交流。

上一篇我們先就SiC MOSFET的驅(qū)動電壓做了一定的分析及探討（SiC設(shè)計分享（一）：SiC MOSFET驅(qū)動電壓的分析及探討）。本文作為系列文章的第二篇，將針對SiC MOS產(chǎn)品在驅(qū)動設(shè)計時遇到的寄生導通問題做出詳細的分析，從元器件以及應用層面給出一些設(shè)計建議，并結(jié)合閾值電壓的漂移問題做出簡單的說明。設(shè)計者在實際應用時，需要根據(jù)產(chǎn)品的本身定位在二者之間做一個平衡。

1 寄生導通產(chǎn)生機理

以下主要探討關(guān)于SiC器件驅(qū)動回路設(shè)計的要點，而如何選擇合適的門極驅(qū)動電壓也是整個驅(qū)動器設(shè)計的關(guān)鍵。對于開通來說，通常選擇門極15V或18V作為門限值，從而可以配置為具有較好的載流能力或者具有很好的短路耐用性。對于關(guān)斷來說，通常使用負電壓關(guān)斷最為保險，可以有效的保證可靠關(guān)斷，減少誤觸發(fā)的機率。

對門極的電容反饋有可能會導致半導體器件產(chǎn)生誤導通動作。而如果使用的是SiC器件，那么通常需要考慮米勒電容所帶來的電容反饋。由米勒效應帶來的電容反饋可能會導致管子的誤動作，更有甚者可能導致上下管直通，引起短路現(xiàn)象的發(fā)生，以至損壞功率器件，其產(chǎn)生的具體機理可參考下圖：

在半橋電路拓撲應用中，當?shù)瓦呴_關(guān)Q2導通時，高邊開關(guān)Q1的電壓變化dVDS/dt。因此，形成了對上管的寄生電容Cgd的充電電流iT。該電流通過米勒電梯Cgd,門極電阻以及電容Cgs形成回路，并對Cgd進行充電 (電容Cgd和Cgs形成一個對VDS進行分壓的電容分壓器)。當在門極電阻上的電壓降超過了上管Q1的閾值開啟電壓，這時候就發(fā)生了所謂的米勒導通或者米勒效應。在此過程中，不斷上升的漏極電位通過米勒電容Cgd上拉Q2的門極電壓。然而，門極關(guān)斷電阻試圖抵消且拉低電壓。但是如果電阻值不足以降低電壓，那么電壓可能會超過管子的閾值電壓，從而致使誤觸發(fā)的可能性，進而導致故障發(fā)生。甚至可能損壞SiC器件。

由誤觸發(fā)導致事件發(fā)生的風險和嚴重程度主要取決于特定的操作條件和測試硬件。高母線電壓，電壓快速上升以及高結(jié)溫是比較關(guān)鍵的點。這些條件不僅會嚴重地上拉門極電壓，而且會降低閾值。硬件相關(guān)的主要影響包括：MOS管內(nèi)部寄生電容Cgd，Cgs以及門極關(guān)斷電阻等。

由Cgd和Cgs電容所引起的寄生電壓會導致門極誤開通的可能性，進而增加整個開關(guān)損耗，造成器件損壞風險。參考下圖：

△Vgs=△Vds*Cgd/(Cgs+Cgd), 若△Vgs> Vgs(th)，則MOS管有誤觸發(fā)的風險。所以我們在產(chǎn)品選型時，需要充分參考器件本身的特性以及相關(guān)參數(shù)，盡可能選擇門限電壓高的產(chǎn)品。

2 如何減少寄生導通帶來的誤觸發(fā)

為了減少器件誤差發(fā)的概率，提升產(chǎn)品的可靠性，我們可以從器件層面和應用層面觸發(fā)，考慮對應的措施和方法。

A． 從應用層面上考慮

      1. 增加負壓關(guān)斷電壓Vgs off

即使有寄生電容帶來的電壓△Vgs，當使用負壓Vgs off來驅(qū)動時，可以抵消部分△Vgs ，從而使得△Vgs小于門限電壓Vgs(th)。從而避免誤差發(fā)的可能性。

富昌設(shè)計小建議：需要綜合考慮MOS管的寄生參數(shù)以Vgs 裕量來選擇合適的電壓，以確保產(chǎn)品的可靠性。

     2. 使用帶米勒（miller）鉗位的驅(qū)動

在設(shè)計驅(qū)動時，可以考慮采用帶米勒鉗位的驅(qū)動產(chǎn)品，從而可以有效鉗制門極電壓，使門極電壓不超過開通閾值電壓，避免誤觸發(fā)的風險。

富昌設(shè)計小建議：可以根據(jù)實際應用需求，選擇帶有米勒鉗位或Desat保護的驅(qū)動芯片，從而簡化系統(tǒng)設(shè)計。

B．從器件選型上考慮

      1. 采用較高開通門限值Vgsth的器件

使用較高開通閾值門限電壓的器件，可以有效低降低誤差發(fā)的可能性。

      2. 使用合適變?nèi)荼菴gd/Cgs的器件

通常來說，在器件選型時，可以根據(jù)寄生參數(shù)，選擇合適變?nèi)荼鹊腟iC產(chǎn)品，可以有效地降低誤觸發(fā)的風險。

一條粗略估算VGS 裕量的經(jīng)驗方法可供參考，對于600V的SiC產(chǎn)品，最好是選擇變?nèi)荼却笥?50。即Cgd/Cgs>150。此時可計算出△Vgs<4V。(注，由于各家工藝技術(shù)的不同，門限電壓也不盡相同，所以并不適合所有的產(chǎn)品。此處僅參考英飛凌的產(chǎn)品)

富昌設(shè)計小貼士：此處參考的是英飛凌SiC產(chǎn)品，其門限電壓通常在4.5V左右。

3 VGS 裕量與VGSTH 漂移的平衡

通過上面的計算和分析可知，雖然增加Vgs off負壓可以降低誤觸發(fā)的風險，但是也不是越大越好，因為這會帶來門限電壓的漂移，且負壓越大，由此帶來的VGSTH漂移也越大。所以在設(shè)計時需要綜合考慮二者，尋求一個合理的平衡點。以下示意圖描述了這一點。

4 總結(jié)

富昌電子在本文中，主要針對驅(qū)動設(shè)計時的寄生導通問題做了詳盡的分析和探討。并從器件選型和應用層面上分別給了幾點建議。最后就VGS裕量以及VGSTH漂移做了簡單的闡述，由于二者是對立的，實際應用中需要綜合考慮兩者之間的利弊關(guān)系，做出平衡選擇，這樣既能充分發(fā)揮SiC器件的特性，又能保證整個產(chǎn)品的可靠性。

參考文獻：

【1】 分立式CoolSiC Mosfet 的寄生導通行為    Klaus Sobe, 英飛凌科技有限公司(奧地利).

【2】 1200 V SiC MOSFET and N-off SiC JFET performances and driving in high power-high frequency power converter – Bettina Rubino, Luigi Abbatelli, Giuseppe Catalisano, Simone Buonomo, PCIM Europe 2013.

【3】 Direct Comparison among different technologies in Silicon Carbide - Bettina Rubino, Michele Macauda, Massimo Nania, Simone Buonomo.

【4】 Direct Comparison of Silicon and Silicon Carbide Power Transistors in High-Frequency Hard-Switched Applications - John S. Glaser, Jeffrey J. Nasadoski, Peter A. Losee, Avinash S. Kashyap, Kevin S. Matocha, Jerome L.

【5】 CoolSiC Mosfet 1200V TTA 2020

來源：富昌電子