簡(jiǎn)介

混合模式信號(hào)鏈無處不在。簡(jiǎn)單地說，任何將真實(shí)世界的信號(hào)轉(zhuǎn)換為電子表示（然后數(shù)字化）的系統(tǒng)都可以被歸類為混合模式信號(hào)鏈。在信號(hào)鏈的每個(gè)點(diǎn)上，信號(hào)都以各種方式降級(jí)，從特征來看，可能是出現(xiàn)一定程度的失真，或是出現(xiàn)相加噪聲。在進(jìn)入數(shù)字領(lǐng)域之后，對(duì)數(shù)字化數(shù)據(jù)的處理也不是完美的，但至少，實(shí)際上可以不受許多影響模擬信號(hào)的因素的影響——部件公差、溫度漂移、鄰近信號(hào)的干擾或電源電壓變化。

隨著行業(yè)不斷擴(kuò)展物理限制，有一點(diǎn)是肯定的：儀器儀表的模擬和混合信號(hào)部件始終存在可改進(jìn)的空間。如果市場(chǎng)上出現(xiàn)的模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC)在速度、噪音、功率、精度或價(jià)格方面都表現(xiàn)出色，制造商會(huì)很樂意用其來解決現(xiàn)有問題，然后要求進(jìn)行更多改進(jìn)。但是，為了給客戶應(yīng)用提供最佳的采集系統(tǒng)，就必須了解每種部件的限制，然后做出相應(yīng)選擇。

本教程ADI將側(cè)重介紹單個(gè)信號(hào)鏈元件的噪聲，（可視作轉(zhuǎn)換器連接教程的續(xù)篇^1,2），并使用Python/SciPy³和LTspice^?來模擬這些噪聲。然后，使用Python，通過libm2k和Linux^?工業(yè)輸入輸出(IIO)框架來驅(qū)動(dòng)ADALM2000多功能測(cè)試儀器來驗(yàn)證模擬結(jié)果。關(guān)于源代碼和更多討論，請(qǐng)參見配套的主動(dòng)學(xué)習(xí)實(shí)驗(yàn)室練習(xí)。

一種通用的混合模式信號(hào)鏈

圖1顯示了在精密儀器應(yīng)用中很典型的一種通用信號(hào)鏈，提供物理輸入和數(shù)字輸出。目前有許多關(guān)于ADC的背景參考資料⁴，大部分讀者都知道，ADC會(huì)在某個(gè)時(shí)點(diǎn)對(duì)輸入信號(hào)進(jìn)行采樣（或測(cè)量某個(gè)觀察時(shí)間段內(nèi)信號(hào)的平均值），并生成該信號(hào)的數(shù)值表示，通常是二進(jìn)制數(shù)值，其值介于0和2(N – 1)之間，N表示輸出字的位數(shù)。

圖1 在混合模式信號(hào)鏈中，會(huì)將一些物理現(xiàn)象（例如溫度、光強(qiáng)度、pH值、力或扭矩）轉(zhuǎn)換為電氣參數(shù)（電阻、電流或直接轉(zhuǎn)換為電壓）。然后，該信號(hào)被放大，受到低通濾波，然后被ADC數(shù)字化，ADC中可能包含內(nèi)部數(shù)字濾波

ADC噪聲源

雖然圖1中有多個(gè)噪聲源，但有一個(gè)經(jīng)常被忽略，或是被過分強(qiáng)調(diào)，即ADC數(shù)字輸出的位數(shù)。以前，人們將ADC的位數(shù)視為評(píng)斷品質(zhì)的終極指標(biāo)，認(rèn)為16位轉(zhuǎn)換器比14位轉(zhuǎn)換器好出4倍。⁵但在現(xiàn)在的高分辨率轉(zhuǎn)換器中，位數(shù)幾乎可以忽略。注意，信號(hào)鏈設(shè)計(jì)要奉行一條一般原則：“某一級(jí)的輸入噪聲應(yīng)在一定程度上低于前一級(jí)的輸出噪聲?！?/p>

與信號(hào)鏈一樣，ADC內(nèi)部通常也有一個(gè)噪聲源占主導(dǎo)。所以，如果對(duì)N位ADC應(yīng)用無噪聲信號(hào)：

■   要么得出單個(gè)輸出代碼，要么得出兩個(gè)相鄰的輸出代碼，然后量化噪聲占主導(dǎo)地位。信噪比(SNR)不會(huì)大于(6.02N + 1.76)dB。⁶

■   多個(gè)輸出代碼呈高斯分布，熱噪聲源占主導(dǎo)地位。SNR不會(huì)大于：

其中：V_IN(p-p)表示滿量程輸入信號(hào)。α表示以電壓為單位的輸出代碼的標(biāo)準(zhǔn)偏差。

分辨率很高的轉(zhuǎn)換器（例如AD7124-8，稍后會(huì)用作示例）很少受量化噪聲限制；在所有增益/帶寬設(shè)置中，熱噪聲占主導(dǎo)地位，短路輸入始終會(huì)導(dǎo)致產(chǎn)生按高斯分布分布的輸出代碼。圖2顯示24位Σ-Δ ADC AD7124-8的接地輸入直方圖，內(nèi)部可編程增益放大器(PGA)分別設(shè)置為1和128。

圖2 在PGA增益為1時(shí)（左側(cè)），AD7124輸出噪聲中顯示13個(gè)代碼，標(biāo)準(zhǔn)偏差為約2.5個(gè)代碼。當(dāng)量化噪聲可見時(shí)，熱噪聲更為顯著。在PGA增益為128時(shí)（右側(cè)），顯示187個(gè)代碼，量化噪聲是無關(guān)緊要的。截?cái)嘁粋€(gè)或兩個(gè)最低有效位（雙倍或四倍量化噪聲）不會(huì)導(dǎo)致信息丟失

模擬和測(cè)量ADC噪聲

模擬熱噪聲受限的ADC的噪聲是很簡(jiǎn)單的。如果噪聲“表現(xiàn)正?！保ㄈ鐖D2所示，呈高斯分布），且在ADC的輸入范圍內(nèi)保持恒定，即可使用NumPy⁷的隨機(jī)正常函數(shù)來模擬ADC的時(shí)域噪聲，然后通過標(biāo)準(zhǔn)偏差來進(jìn)行驗(yàn)證，如圖3所示。

圖3 使用NumPy模擬高斯噪聲

圖4 ADALM2000是一款多功能USB測(cè)試儀器，具有兩個(gè)通用模擬輸入和兩個(gè)輸出，采樣率分別為100 MSPS和150 MSPS。它可以作為簡(jiǎn)單的信號(hào)源，用于測(cè)量ADC噪聲帶寬和濾波器響應(yīng)。運(yùn)行支持AD7124器件驅(qū)動(dòng)器支持的內(nèi)核的樹莓派4作為AD7124和主機(jī)之間的簡(jiǎn)單橋梁

AD7124設(shè)備驅(qū)動(dòng)器在行業(yè)標(biāo)準(zhǔn)IIO框架之內(nèi)，該框架具有完善的軟件API（包括Python捆綁）。應(yīng)用代碼可以在本地（在樹莓派上）運(yùn)行，也可以通過網(wǎng)絡(luò)、串行或USB連接在遠(yuǎn)程機(jī)器上運(yùn)行。此外，pyadi-iio8抽象層負(fù)責(zé)與IIO器件進(jìn)行連接所需的大部分樣板的設(shè)置，極大地簡(jiǎn)化了軟件接口。圖5顯示如何打開AD7124-8的連接，進(jìn)行配置，捕捉一個(gè)數(shù)據(jù)塊，然后關(guān)閉連接。

圖5 AD7124-8基本數(shù)據(jù)捕捉

建立與AD7124-8的通信之后，可以執(zhí)行非常簡(jiǎn)單，但非常有用的測(cè)試：直接測(cè)量輸入噪聲。簡(jiǎn)單地讓ADC的輸入短路，然后查看ADC代碼的分布，這是確定信號(hào)鏈設(shè)計(jì)的一個(gè)非常有用的步驟。AD7124的輸入模式設(shè)置為單極性，所以只有正值是有效的；圖6所示的測(cè)試電路確保輸入始終為正值。

圖6 使用一個(gè)電阻分壓器在AD7124-8的輸入中生成1.25mV偏置，克服15μV最大失調(diào)電壓，確保ADC的讀數(shù)始終為正

圖7顯示兩個(gè)1024點(diǎn)的測(cè)量值。下方的（藍(lán)色）線條是在初次通電后立即獲取的。

圖7 兩次AD7124-8數(shù)據(jù)捕捉是在采用1.25mV偏置的情況下進(jìn)行的。下面的線條顯示在通電后，電路升溫時(shí)的初始漂移。上面的線條顯示在半個(gè)小時(shí)升溫后，讀數(shù)達(dá)到穩(wěn)定

“漂移”可能是由許多因素造成的——內(nèi)部基準(zhǔn)電壓源升溫、外部電阻升溫（因此漂移），或者是因?yàn)榧纳鸁犭娕?，在熱電偶中，稍微不同的金屬?huì)在存在熱梯度的情況下產(chǎn)生電壓。升溫后測(cè)量到的噪聲為約565nV rms，與數(shù)據(jù)手冊(cè)中的噪聲規(guī)格相當(dāng)。

用密度表示ADC噪聲

如果所有元件都包括噪聲密度規(guī)格（大部分明確規(guī)定的傳感器和幾乎所有的放大器都如此要求），模擬信號(hào)鏈設(shè)計(jì)的一般原則（某一級(jí)的輸入噪聲應(yīng)在一定程度上低于前一級(jí)的輸出噪聲）將是一項(xiàng)簡(jiǎn)單的計(jì)算。

與放大器和傳感器不同，ADC數(shù)據(jù)手冊(cè)通常不包括噪聲密度規(guī)格。用密度表示ADC的噪聲之后，可以直接與模擬信號(hào)鏈的最后一個(gè)元件的輸出噪聲進(jìn)行比較，它可能是ADC驅(qū)動(dòng)器級(jí)，是增益級(jí)，或是傳感器本身。

ADC的內(nèi)部噪聲必然會(huì)出現(xiàn)在DC和采樣率的一半之間。理想情況下，該噪聲是扁平的，或者至少是可預(yù)測(cè)的形狀。事實(shí)上，由于ADC的總噪聲分布在已知帶寬上，所以可以將其轉(zhuǎn)換成噪聲密度，然后直接與信號(hào)鏈的其他元件進(jìn)行比較。精密轉(zhuǎn)換器的總噪聲通常會(huì)直接給出，單位為Vrms：

其中eRMS表示總有效值噪聲，根據(jù)代碼的接地輸入直方圖的標(biāo)準(zhǔn)偏差進(jìn)行計(jì)算。

用正弦信號(hào)測(cè)試和表征的更高速度的轉(zhuǎn)換器通常包含SNR規(guī)格。如果提供，可使用以下公式計(jì)算總有效值噪聲：

其中ADCp-p是ADC的峰峰值輸入范圍?？梢允褂靡韵鹿接?jì)算等效噪聲密度：

其中fS表示ADC采樣速率，單位為樣本/秒。

在128SPS的數(shù)據(jù)速率下，在升溫后圖7的總噪聲為565nV。噪聲密度約為：

ADC現(xiàn)在可以直接納入信號(hào)鏈噪聲分析中，為優(yōu)化信號(hào)鏈增益提供了指導(dǎo)。

■   增加增益，只要到達(dá)“ADC之前的最后一個(gè)級(jí)的噪聲密度比ADC的噪聲密度高一位”的點(diǎn)，即停止。切勿再增加信號(hào)鏈增益——這只會(huì)放大噪聲，并減小允許的輸入范圍。

這與“填補(bǔ)”ADC的輸入范圍的傳統(tǒng)智慧背道而馳。如果ADC的轉(zhuǎn)換函數(shù)中存在步進(jìn)或斷續(xù)，超出ADC的輸入范圍可能會(huì)有好處，但對(duì)于“表現(xiàn)正?！钡腁DC（大多數(shù)Σ-Δ ADC和現(xiàn)代的高分辨率逐次逼近寄存器(SAR) ADC）來說，通過噪聲進(jìn)行優(yōu)化是首選方法。

測(cè)量ADC濾波器響應(yīng)

AD7124-8是一個(gè)Σ-Δ ADC，其中調(diào)制解調(diào)器產(chǎn)生高采樣率，但噪聲大（低分辨率），表示模擬輸入。這些噪聲很大的數(shù)據(jù)然后被內(nèi)部數(shù)字濾波器過濾，產(chǎn)生更低速率、更低噪聲的輸出。濾波器的類型因ADC而異，具體由預(yù)期的最終應(yīng)用決定。AD7124-8是針對(duì)精密應(yīng)用的通用器件。因此，數(shù)字濾波器響應(yīng)和輸出數(shù)據(jù)速率是高度可配置的。雖然數(shù)據(jù)手冊(cè)中明確定義了濾波器響應(yīng)，但有時(shí)可能需要測(cè)量濾波器對(duì)給定信號(hào)的影響。AD7124-8濾波器響應(yīng)代碼塊（參見圖9）通過將正弦波應(yīng)用到ADC輸入并分析輸出來測(cè)量濾波器響應(yīng)。該方法適用性高，可用于測(cè)量其他波形——子波和模擬的物理事件。ADALM2000連接至AD7124-8電路，如圖8所示。

圖8 ADALM2000波形發(fā)生器用于生成一定范圍的正弦波頻率，以直接測(cè)量AD7124-8的濾波器響應(yīng)。雖然腳本將正弦波幅度和偏移設(shè)置為安全水平，1kΩ電阻可以在功能故障時(shí)保護(hù)AD7124-8。（ADALM2000的輸出電壓范圍為–5V至+5V，而AD7124-8的絕對(duì)最大限值為-0.3V和+3.6V。）

AD7124-8濾波器響應(yīng)代碼塊（參見圖9）將設(shè)置ADALM2000的波形發(fā)生器，生成10Hz正弦波，捕捉1024個(gè)數(shù)據(jù)點(diǎn)，計(jì)算rms值，然后將結(jié)果附加到列表中。send_sinewave和capture_data是實(shí)用函數(shù)，分別用于發(fā)送一個(gè)正弦波到ADALM2000和接收來自AD7124的數(shù)據(jù)塊。2 接著，它將頻率步進(jìn)增加，直到達(dá)到120Hz，然后給出圖10所示的結(jié)果。

圖9 ADALM2000的濾波器響應(yīng)框圖

圖10 在64 SPS、sinc4模式下測(cè)量AD7124濾波器的響應(yīng)，顯示濾波器的通帶、第一個(gè)波瓣和前兩個(gè)零位

當(dāng)測(cè)量高衰減值需要一個(gè)更安靜和更低失真的信號(hào)發(fā)生器時(shí)，在此設(shè)置下，前幾個(gè)主要波瓣的響應(yīng)是明顯的。

模擬ADC濾波器

測(cè)量ADC的濾波器響應(yīng)的能力是一項(xiàng)實(shí)用的平臺(tái)驗(yàn)證工具。但是，要完全模擬信號(hào)鏈，需要濾波器的模型。關(guān)于這一點(diǎn)，許多轉(zhuǎn)換器（包括AD7124-8）沒有明確指明，但可以根據(jù)數(shù)據(jù)手冊(cè)中提供的信息逆向設(shè)計(jì)得出可用的模型。

注意，以下只是AD7124-8濾波器的模型；不是位精準(zhǔn)的表示。請(qǐng)參考AD7124-8數(shù)據(jù)手冊(cè)查看所有保證參數(shù)。

AD7124的濾波器都具有由各種sinc函數(shù)組成的頻率響應(yīng)（頻率響應(yīng)與(sin{f}/f)N成正比）。這些濾波器易于構(gòu)建，在零位已知的情況下可以逆向設(shè)計(jì)。

圖11顯示AD7124-8的10Hz陷波濾波器。還提供高階sinc3和sinc4濾波器的各種組合。

濾波器的脈沖（時(shí)域）形狀如圖14所示。濾波器系數(shù)(tap)值被標(biāo)準(zhǔn)化，以得出零頻率時(shí)的單位(0dB)增益。

圖11 AD7124-8 10 Hz陷波濾波器具有sinc1幅度響應(yīng)；濾波器的脈沖響應(yīng)只是100 ms時(shí)間間隔內(nèi)樣本的未加權(quán)（矩形）平均值

圖12中顯示的同步50Hz/60Hz拒波濾波器是一個(gè)重要示例。此濾波器用于強(qiáng)烈抑制來自交流電源線的噪聲，可能是50Hz（與歐洲一樣），或者是60Hz（與美國(guó)一樣）。

圖12 AD7124-8 50Hz/60Hz拒波濾波器響應(yīng)是50Hz sinc3濾波器和60Hz sinc1濾波器的組合

可以通過對(duì)sinc1濾波器進(jìn)行卷積來生成更高階的sinc濾波器。例如，將兩個(gè)sinc1濾波器（在時(shí)間上有一個(gè)矩形脈沖響應(yīng)）進(jìn)行卷積將得到一個(gè)三角脈沖響應(yīng)和一個(gè)相應(yīng)的sinc2頻率響應(yīng)。AD7124濾波器代碼塊（參見圖13）生成一個(gè)sinc3濾波器，在50Hz時(shí)為零，然后添加第四個(gè)濾波器，在60Hz時(shí)為零。

圖13 適用于50Hz/60Hz sinc濾波器的AD7124-8代碼示例

濾波器的脈沖（時(shí)域）形狀如圖14所示。濾波器系數(shù)(tap)值被標(biāo)準(zhǔn)化，以得出零頻率時(shí)的單位(0dB)增益。

圖14 對(duì)矩形脈沖響應(yīng)進(jìn)行反復(fù)卷積，得到三角形響應(yīng)，然后是類高斯脈沖響應(yīng)

最后，可以使用NumPy的freqz函數(shù)計(jì)算頻率響應(yīng)，如圖16所示。響應(yīng)如圖15所示。

圖15 將sinc3 50Hz陷波濾波器與sinc1 60Hz濾波器進(jìn)行卷積，將產(chǎn)生強(qiáng)烈抑制50Hz和60Hz的復(fù)合響應(yīng)

圖16 AD7124-8代碼示例，適用于帶sinc 60Hz濾波器的sinc3 50Hz陷波濾波器

無可避免：傳感器的基本限制

所有傳感器，無論多么完美，都有最大輸入值（和對(duì)應(yīng)的最大輸出，可能是電壓、電流、電阻，甚至是刻度位置）和一個(gè)有限的本底噪聲——即使輸入完全靜止，輸出也存在“波動(dòng)”。在有些情況下，提供電力輸出的傳感器可能包含具有有限電阻（更廣泛一點(diǎn)，阻抗）的元件，在圖17中，RSENSOR表示該電阻。這代表一個(gè)無法改善的基本噪聲限值，此電阻會(huì)生成en(RMS)噪聲電壓，最小值為：

其中：eN (RMS)表示總噪聲。K表示波爾茲曼常數(shù)(1.38e-23 J/K)。T表示電阻的絕對(duì)溫度（開氏度）。F2和F1表示相關(guān)頻段的上限和下限。將帶寬標(biāo)準(zhǔn)化至1Hz，以V/√Hz為單位表示噪聲密度。

傳感器數(shù)據(jù)手冊(cè)可能給出低輸出電阻（通常接近0Ω），但這可能是個(gè)緩沖級(jí)，可以簡(jiǎn)化與下游電路之間的連接，但無法消除信號(hào)鏈前面部分的電阻導(dǎo)致的噪聲。

圖17 傳感器通常包括一個(gè)內(nèi)部緩沖器，用于簡(jiǎn)化與下游電路的連接。當(dāng)輸出阻抗很低（通常接近0 Ω）時(shí)，來自高阻抗檢測(cè)元件的噪聲與信號(hào)一起被緩沖

還有許多其他的傳感器限制——機(jī)械的、化學(xué)的、光學(xué)的，每個(gè)傳感器都有自己的理論限制，我們可以模擬其影響，之后再進(jìn)行補(bǔ)償。但噪聲是唯一無法彌補(bǔ)的缺陷。