• 任務(wù)：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 設(shè)計矩陣鍵盤鍵入系統(tǒng)并觀察調(diào)試結(jié)果
• 要求：按動矩陣鍵盤按鍵，通過核心板上的數(shù)碼管顯示按鍵的鍵值。
• 解析：通過FPGA編程驅(qū)動矩陣鍵盤電路，獲取矩陣鍵盤鍵入的信息，然后通過編碼將鍵盤輸出的信息譯碼成對應(yīng)的鍵值信息，最后通過驅(qū)動核心板獨立數(shù)碼管，將鍵盤按鍵的鍵值顯示在數(shù)碼管上。

根據(jù)前面的實驗解析我們可以得知，該設(shè)計可以拆分成三個功能模塊實現(xiàn)，

• ArrayKeyBoard：通過驅(qū)動矩陣鍵盤工作獲取鍵盤的操作信息數(shù)據(jù)。 * Decoder：通過編碼方式將鍵盤的操作信息譯碼成對應(yīng)的鍵值信息。 * Segmentled：通過驅(qū)動核心板獨立數(shù)碼管將鍵盤按鍵的鍵值顯示在數(shù)碼管上。

頂層模塊Type_system通過實例化三個子模塊并將對應(yīng)的信號連接，最終實現(xiàn)矩陣鍵盤鍵入系統(tǒng)的總體設(shè)計。

嵌入式設(shè)計中常見的鍵盤有兩種類型，獨立鍵盤與矩陣鍵盤，

• 獨立式按鍵：每個按鍵單獨連接到一個I/O口上，通過判斷按鍵端口的電位識別按鍵的操作，編程簡單，需要更多I/O資源
• 矩陣式按鍵：通過行列交叉編碼連接，通過分時掃描的方法識別按鍵的操作，節(jié)約I/O資源，編程相對復(fù)雜 關(guān)于獨立鍵盤的驅(qū)動設(shè)計，我們在基礎(chǔ)數(shù)字電路實驗部分已經(jīng)系統(tǒng)學(xué)習(xí)過，這里主要介紹一下矩陣鍵盤的原理及驅(qū)動方法。 在鍵盤中按鍵數(shù)量較多時，為了減少I/O口的占用，通常將按鍵排列成矩陣形式，使用行線和列線分別連接到按鍵開關(guān)的兩端，這樣我們就可以通過4根行線和4根列線（共8個I/O口）連接16個按鍵，而且按鍵數(shù)量越多優(yōu)勢越明顯，比如再多加一條線就可以構(gòu)成20鍵的鍵盤，而直接用端口線則只能多出一鍵（9鍵）。由此可見，在需要的鍵數(shù)比較多時，采用矩陣法來做鍵盤是更加合適的。

這里我們以STEP BaseBoard V3.0底板上的4×4矩陣鍵盤為例，其電路圖如下： 

上圖為4×4矩陣按鍵的硬件電路圖，可以看到4根行線（ROW1、ROW2、ROW3、ROW4）和4根列線（COL1、COL2、COL3、COL4），同時列線通過上拉電阻連接到VCC電壓（3.3V），對于矩陣按鍵來講：

• 4根行線是輸入的，是由FPGA控制拉高或拉低，
• 4根列線數(shù)輸出的，是由4根行線的輸入及按鍵的狀態(tài)決定，輸出給FPGA

當(dāng)某時刻，F(xiàn)PGA控制4根行線分別為ROW1=0、ROW2=1、ROW3=1、ROW4=1時，

• 對于K1、K2、K3、K4按鍵：按下時對應(yīng)4根列線輸出COL1=0、COL2=0、COL3=0、COL4=0，不按時對應(yīng)4根列線輸出COL1=1、COL2=1、COL3=1、COL4=1，
• 對于K5~~~K16之間的按鍵：無論按下與否，對應(yīng)4根列線輸出COL1=1、COL2=1、COL3=1、COL4=1，

通過上面的描述：在這一時刻只有K1、K2、K3、K4按鍵被按下，才會導(dǎo)致4根列線輸出COL1=0、COL2=0、COL3=0、COL4=0，否則COL1=1、COL2=1、COL3=1、COL4=1，反之當(dāng)FPGA檢測到列線（COL1、COL2、COL3、COL4）中有低電平信號時，對應(yīng)的K1、K2、K3、K4按鍵應(yīng)該是被按下了。 按照掃描的方式，一共分為4個時刻，分別對應(yīng)4根行線中的一根拉低，4個時刻依次循環(huán)，這樣就完成了矩陣按鍵的全部掃描檢測，我們在程序中以這4個時刻對應(yīng)狀態(tài)機的4個狀態(tài)。

通過上節(jié)的描述，大家對于矩陣鍵盤工作的原理應(yīng)該都沒有問題了，那么我們怎么編程實現(xiàn)矩陣鍵盤驅(qū)動設(shè)計呢？我們將矩陣鍵盤的掃描周期分為4個時刻，對應(yīng)4個狀態(tài)，使得狀態(tài)機在4個狀態(tài)上循環(huán)跳轉(zhuǎn)，最終通過掃描的方式獲取矩陣鍵盤的操作狀態(tài)。

狀態(tài)機程序?qū)崿F(xiàn)如下：

reg		[1:0]		c_state;
//狀態(tài)機根據(jù)clk_200hz信號在4個狀態(tài)間循環(huán)，每個狀態(tài)對矩陣按鍵的行接口單行有效
always@(posedge clk_200hz or negedge rst_n) begin
	if(!rst_n) begin
		c_state <= STATE0;
		row <= 4'b1110;
	end else begin
		case(c_state)
			//狀態(tài)c_state跳轉(zhuǎn)及對應(yīng)狀態(tài)下矩陣按鍵的row輸出
			STATE0: begin c_state <= STATE1; row <= 4'b1101; end
			STATE1: begin c_state <= STATE2; row <= 4'b1011; end
			STATE2: begin c_state <= STATE3; row <= 4'b0111; end
			STATE3: begin c_state <= STATE0; row <= 4'b1110; end
			default:begin c_state <= STATE0; row <= 4'b1110; end
		endcase
	endend

至于狀態(tài)機循環(huán)的周期，根據(jù)我們基礎(chǔ)教程里可知，按鍵抖動的不穩(wěn)定時間在10ms以內(nèi)，所以對同一個按鍵采樣的周期大于10ms，這里同樣取20ms時間。20ms時間對應(yīng)4個狀態(tài)，每5分鐘進(jìn)行一次狀態(tài)轉(zhuǎn)換。所以我們在狀態(tài)機之前先增加分頻模塊，得到200Hz的分頻時鐘，然后狀態(tài)機按照200Hz分頻時鐘的節(jié)拍做狀態(tài)跳轉(zhuǎn)和鍵盤采樣。

狀態(tài)機程序?qū)崿F(xiàn)如下：

parameter			CNT_200HZ = 60000;//計數(shù)器計數(shù)分頻實現(xiàn)5ms周期信號
clk_200hzreg		[15:0]		cnt;
reg					clk_200hz;
always@(posedge clk or negedge rst_n) begin  //復(fù)位時計數(shù)器cnt清零，clk_200hz信號起始電平為低電平
	if(!rst_n) begin
		cnt <= 16'd0;
		clk_200hz <= 1'b0;
	end else begin
		if(cnt >= ((CNT_200HZ>>1) - 1)) begin  //數(shù)字邏輯中右移1位相當(dāng)于除2
			cnt <= 16'd0;
			clk_200hz <= ~clk_200hz;  //clk_200hz信號取反
		end else begin
			cnt <= cnt + 1'b1;
			clk_200hz <= clk_200hz;
		end
	endend

通過以上的程序我們實現(xiàn)了狀態(tài)機的4個狀態(tài)循環(huán)跳轉(zhuǎn)，每個狀態(tài)都有對應(yīng)的邏輯輸出，接下來我們需要將矩陣鍵盤的輸出采集回來，并以此判斷鍵盤的操作狀態(tài)。采樣也是需要按照狀態(tài)的，4個狀態(tài)的采樣數(shù)據(jù)合并后得到一個16位數(shù)，代表16個按鍵的操作狀態(tài)，是不是非常簡單呢？比如下面的程序，是不是就搞定了？

鍵盤采樣功能程序?qū)崿F(xiàn)如下：

//因為每個狀態(tài)中單行有效，通過對列接口的電平狀態(tài)采樣得到對應(yīng)4個按鍵的狀態(tài)，依次循環(huán)
always@(negedge clk_200hz or negedge rst_n_in) begin
	if(!rst_n_in) begin
		key_out <= 16'hffff;
	end else begin
		case(c_state)
			STATE0:key_out[3:0] <= col;		//采集當(dāng)前狀態(tài)的列數(shù)據(jù)賦值給對應(yīng)的寄存器位
			STATE1:key_out[7:4] <= col;
			STATE2:key_out[11:8] <= col;
			STATE3:key_out[15:12] <= col;
			default:key_out <= 16'hffff;
		endcase
	endend

結(jié)束了嗎？ 沒有，還差一點，繼續(xù)往下看

對于大多數(shù)需要循環(huán)掃描的硬件來說，程序?qū)懙竭@里應(yīng)該就完成了，但是大家想想我們之前基礎(chǔ)數(shù)字電路實驗關(guān)于按鍵消抖部分的內(nèi)容，因為我們是在對按鍵采樣，按鍵是會抖動的，所以我們還要想辦法對采集回來的數(shù)據(jù)做一些判定，怎么判定呢？ 這就得回到矩陣鍵盤工作原理上來了。

上圖是市面上常見按鍵抖動的模型，有三個參數(shù)，按下抖動10ms以內(nèi)，松開抖動10ms以內(nèi)，按鍵周期數(shù)百ms；前面說過鍵盤的采樣周期為20ms，可以得到以下結(jié)論：

• 按鍵周期內(nèi)至少有4個FPGA采樣點同時落在按鍵穩(wěn)定區(qū)域內(nèi)
• 按鍵周期內(nèi)不會有相鄰FPGA采樣點同時落在按鍵抖動區(qū)域內(nèi)
• 如果FPGA連續(xù)兩次采樣到低電平即可判定按鍵按下，否則判定為按鍵松開

鍵盤采樣判定功能程序?qū)崿F(xiàn)如下：

STATE0: begin 
		key[3:0] <= col;    //矩陣鍵盤采樣
		key_r[3:0] <= key[3:0];    //鍵盤數(shù)據(jù)鎖存
		key_out[3:0] <= key_r[3:0]|key[3:0];   //連續(xù)兩次采樣判定
	end

將此程序?qū)崿F(xiàn)方法更新到上一部分程序中，最后keyout就是采樣消抖后的直接輸出。當(dāng)按鍵被按下時keyout對應(yīng)位輸出低電平，松開按鍵時keyout對應(yīng)位恢復(fù)高電平輸出。 由以上程序我們完成了矩陣鍵盤的驅(qū)動，但是keyout這種類型的輸出有時在后級時序電路設(shè)計中不好直接使用，例如對于當(dāng)前矩陣鍵盤鍵入系統(tǒng)設(shè)計來講，我們需要按鍵按動一次（與按下保持的時間長短無關(guān)）就輸入對應(yīng)的鍵值，按鍵松開后鍵值也不能消失，我們就需要一個寄存器變量來儲存按過的按鍵鍵值，考慮到可能存在多個按鍵在極短時間內(nèi)被先后按下，這樣一來我們最好將按鍵按動這種長時間事件轉(zhuǎn)化成一個瞬間的脈沖，方法就是對key_out信號中的每一位進(jìn)行下降沿（或上升沿）檢測，方法如下：

下降沿檢測程序?qū)崿F(xiàn)如下：

reg		[15:0]		key_out_r;//Register low_sw_r, lock low_sw to next clk
always @ ( posedge clk  or  negedge rst_n )
	if (!rst_n) key_out_r <= 16'hffff;
	else  key_out_r <= key_out;   //將前一刻的值延遲鎖存 
	//wire	[15:0]		 key_pulse;
	//Detect the negedge of low_sw, generate pulse
	assign key_pulse= key_out_r & ( ~key_out);   //通過前后兩個時刻的值判斷

經(jīng)過上面程序的處理，我們就得到了16位脈沖信號，平時為低電平，當(dāng)按鍵被按下時刻keypulse產(chǎn)生一個高脈沖，脈沖的寬度為模塊系統(tǒng)時鐘clkin的一個周期。

在基礎(chǔ)數(shù)字電路實驗部分我們已經(jīng)掌握了FPGA驅(qū)動獨立顯示數(shù)碼管的原理及方法， 模塊通過一個4位的輸入傳遞要顯示的數(shù)值，通過9位的輸出控制數(shù)碼管顯示該數(shù)值，這里我們不再重復(fù)。 矩陣鍵盤驅(qū)動模塊輸出的是脈沖信號，后面數(shù)碼管驅(qū)動模塊輸入的是用4位位寬表示的數(shù)據(jù)，所以中兩個實例之間就需要一個編碼的功能塊，主要功能是根據(jù)矩陣鍵盤的脈沖輸出（keypulse）判定鍵盤的操作，通過編碼對應(yīng)提供按鍵的鍵值數(shù)據(jù)（segdata），最后通過連線將鍵值數(shù)據(jù)連接到數(shù)碼管模塊的輸入端口。

鍵值顯示轉(zhuǎn)碼程序?qū)崿F(xiàn)

//key_pulse transfer to seg_data
always@(posedge clk or negedge rst_n) begin
	if(!rst_n) begin
		seg_data <= 8'h00;
	end else begin
		case(key_pulse)  //key_pulse脈寬等于clk_in的周期
			16'h0001: seg_data <= 8'h01;  //編碼
			16'h0002: seg_data <= 8'h02;
			16'h0004: seg_data <= 8'h03;
			16'h0008: seg_data <= 8'h04;
			16'h0010: seg_data <= 8'h05;
			16'h0020: seg_data <= 8'h06;
			16'h0040: seg_data <= 8'h07;
			16'h0080: seg_data <= 8'h08;
			16'h0100: seg_data <= 8'h09;
			16'h0200: seg_data <= 8'h10;
			16'h0400: seg_data <= 8'h11;
			16'h0800: seg_data <= 8'h12;
			16'h1000: seg_data <= 8'h13;
			16'h2000: seg_data <= 8'h14;
			16'h4000: seg_data <= 8'h15;
			16'h8000: seg_data <= 8'h16;
			default:  seg_data <= seg_data;   //無按鍵按下時保持
		endcase
	end
	end

綜合后的設(shè)計框圖如下：

1. 雙擊打開Quartus Prime工具軟件；
2. 新建工程：File → New Project Wizard（工程命名，工程目錄選擇，設(shè)備型號選擇，EDA工具選擇）；
3. 新建文件：File → New → Verilog HDL File，鍵入設(shè)計代碼并保存；
4. 設(shè)計綜合：雙擊Tasks窗口頁面下的Analysis & Synthesis對代碼進(jìn)行綜合；
5. 管腳約束：Assignments → Assignment Editor，根據(jù)項目需求分配管腳；
6. 設(shè)計編譯：雙擊Tasks窗口頁面下的Compile Design對設(shè)計進(jìn)行整體編譯并生成配置文件；
7. 程序燒錄：點擊Tools → Programmer打開配置工具，Program進(jìn)行下載；
8. 觀察設(shè)計運行結(jié)果。

按動矩陣鍵盤上的按鍵，核心板獨立顯示數(shù)碼管會更新顯示對應(yīng)鍵值。例如上電默認(rèn)顯示00，按動K8按鍵，數(shù)碼管顯示08，再按動K16按鍵，數(shù)碼管顯示16。