讓我們看看FPGA DSS實(shí)現(xiàn)是多么容易。

DAC接口

好的，您的新FPGA板具有快速DAC（數(shù)模轉(zhuǎn)換器）模擬輸出。 下面是一個運(yùn)行頻率為10MHz的100位DAC的電路板設(shè)置。

在100MHz頻率下，FPGA每10ns向DAC提供一個新的10位值。
DAC輸出模擬信號，對于周期性信號，奈奎斯特限值表示可以達(dá)到高達(dá)50MHz的速度。

一個簡單的DDS

DDS 通常用于生成周期性信號。 現(xiàn)在，讓我們嘗試一些簡單的東西并生成一個方波。

module SimpleDDS(DAC_clk, DAC_data);
input DAC_clk;
output [9:0] DAC_data;

// let's create a 16 bits free-running binary counter
reg [15:0] cnt;
always @(posedge DAC_clk) cnt <= cnt + 16'h1;

// and use it to generate the DAC signal output
wire cnt_tap = cnt[7];     // we take one bit out of the counter (here bit 7 = the 8th bit)
assign DAC_data = {10{cnt_tap}};   // and we duplicate it 10 times to create the 10-bits DAC value 
                                     // with the maximum possible amplitude
endmodule

我們使用計數(shù)器的第 8 位來生成輸出。 當(dāng)計數(shù)器時鐘頻率為100MHz時，第8位以100MHz/2^8=390KHz的頻率切換。 所以DAC輸出是一個390KHz的方波信號。

現(xiàn)在，如果我們想要一個鋸齒波，讓我們用這行代碼替換代碼的最后兩行：

assign DAC_data = cnt[9:0];

三角形信號也不難。

assign DAC_data = cnt[10] ? ~cnt[9:0] : cnt[9:0];

我們創(chuàng)建了一個 DSS，好吧。 但是，真實(shí)世界的 DDS 將允許我們：

• 創(chuàng)建任何形狀的信號。

• 創(chuàng)建任何頻率信號。

上一篇：DDS直接數(shù)字合成 (eepw.com.cn)

下一篇：DDS直接數(shù)字合成2 - 任意信號