1. 引言

Field Programmable GateArray（簡(jiǎn)稱(chēng)，FPGA）于1985年由XILINX創(chuàng)始人之一Ross Freeman發(fā)明，第一顆FPGA芯片XC2064為XILINX所發(fā)明，FPGA一經(jīng)發(fā)明，后續(xù)的發(fā)展速度之快，超出大多數(shù)人的想象，近些年的FPGA，始終引領(lǐng)先進(jìn)的工藝。在通信等領(lǐng)域FPGA有著廣泛的應(yīng)用，通信領(lǐng)域需要高速的通信協(xié)議處理方式，另一方面通信協(xié)議隨時(shí)都在修改，不適合做成專(zhuān)門(mén)的芯片，所以能夠靈活改變的功能的FPGA就成了首選。并行和可編程是FPGA最大的優(yōu)勢(shì)。

2.核心板設(shè)計(jì)

今天分享的核心板是明德?lián)P公司研發(fā)的K7核心板，命名為MP5650。采用XILINX Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作為主控制器，在FPGA 芯片的HP 端口上掛載了4片DDR3存儲(chǔ)芯片，每片DDR3 容量高達(dá)512M 字節(jié)，每片16bit組成64bit 位的數(shù)據(jù)位寬。1片128Mb 的QSPI FLASH 芯片用來(lái)靜態(tài)存儲(chǔ)FPGA 芯片的配置文件或者其它用戶(hù)數(shù)據(jù)。核心板采用4個(gè)0.5mm間距120Pin 鍍金連接器與底板連接，核心板四個(gè)腳放置了4個(gè)3.5mm固定孔，此孔可以與底板通過(guò)螺絲緊固，確保了在強(qiáng)烈震動(dòng)的環(huán)境下穩(wěn)定運(yùn)行。核心板結(jié)構(gòu)尺寸為65(mm)× 85(mm)。整個(gè)開(kāi)發(fā)系統(tǒng)的結(jié)構(gòu)如圖1所示，實(shí)物圖如圖2所示。該板很適合高速數(shù)據(jù)通信；視頻采集、視頻輸出、消費(fèi)電子；機(jī)器視覺(jué)、工業(yè)控制；項(xiàng)目研發(fā)前期驗(yàn)證；電子信息工程、自動(dòng)化、通信工程等電子類(lèi)相關(guān)專(zhuān)業(yè)開(kāi)發(fā)人員學(xué)習(xí)等領(lǐng)域及人群。

圖1 核心板結(jié)構(gòu)圖

圖2 核心板實(shí)物圖

2.1主要電路設(shè)計(jì)

2.1.1 FPGA芯片選擇

核心板使用的是Xilinx公司的KINTEX-7 FPGA芯片，芯片型號(hào)為XC7K325T-2FFG900I/XC7K410T-2FFG900I，二者除片上資源不同外，管腳完全兼容。速度等級(jí)為2，溫度等級(jí)為工業(yè)級(jí)。此型號(hào)為FFG900封裝，900個(gè)引腳，引腳間距為1.0mm。

2.1.2 DDR3 SDRAM

板上配有四片Alliance Memory 的256MB的DDR3芯片,型號(hào)為AS4C256M16D3B-12BCN (兼容MT41J256M16XX-125)。每片DDR3 SDRAM數(shù)據(jù)位寬為16bit，共組成64bit的數(shù)據(jù)總線寬度。因?yàn)?片DDR3芯片連接到FPGA的HP口，DDR3 SDRAM的最高運(yùn)行速度可達(dá)800MHz(數(shù)據(jù)速率1600Mbps)，四片DDR3存儲(chǔ)系統(tǒng)直接連接到了FPGA的BANK32, BANK33，BANK34的接口上。核心板采用高速布線，DDR3 的硬件設(shè)計(jì)需要嚴(yán)格考慮信號(hào)完整性，開(kāi)發(fā)板的電路及PCB 設(shè)計(jì)已經(jīng)充分考慮了匹配電阻/終端電阻，走線阻抗控制，走線等長(zhǎng)控制，以確保DDR3 穩(wěn)定工作。

2.1.3 QSPI Flash

板上配有一片128Mbit大小的Quad-SPI Flash芯片，型號(hào)為N25Q128，它使用3.3V CMOS電壓標(biāo)準(zhǔn)。由于QSPI FLASH的非易失特性，在使用中，它可以存儲(chǔ)FPGA的配置Bin文件以及其它的用戶(hù)數(shù)據(jù)文件。

2.1.4 核心板時(shí)鐘

核心板上為了準(zhǔn)確適配不同用途的時(shí)鐘頻率，板載多個(gè)時(shí)鐘源。其中包括200MHz的系統(tǒng)差分時(shí)鐘源SiT9102差分晶振，還包括125MHz的GTX差分時(shí)鐘源SiT9102差分晶振。SiT9102是一款高精度、超低相噪的晶振，非常適合作為高速信號(hào)處理系統(tǒng)的時(shí)鐘源最后，為了縮短大容量FPGA芯片的下載配置時(shí)間，板卡還配有66MHz的EMCCLK，用戶(hù)可以配置使用該時(shí)鐘，配合QSPI×4模式,從而大大提高FPGA的配置效率。

2.1.5 核心板電源

核心板集成電源管理，+5—+12V電源輸入通過(guò)TI 電源芯片LTM4628 產(chǎn)生兩路 1.0V 的電源，其中一路為FPGA的核心提供穩(wěn)定的電源，另一路為GTX的MGTAVCC提供穩(wěn)定的電源，LTM4628輸出電流高達(dá)8A，滿(mǎn)足FPGA電流需求。+5—+12V電源輸入通過(guò)TI 電源芯片LTM4622分別產(chǎn)生+1.5V、+1.8V、+2.5V、+3.3V電壓，單片LTM4622有兩路電源輸出，所以需要2片LTM4622。LTM4622為VCCAUX、VCCIO、DRR3、晶振、FLASH等供電。+1.5V電壓經(jīng)過(guò)TPS74401RGWT轉(zhuǎn)換為1.2V直流，為MGTAVTT提供1.2V的電壓。+3.3V 電壓經(jīng)過(guò)SPX3819M5-1-8轉(zhuǎn)換為1.8V直流，為MGTVCCAUX提供1.8V的電壓。按XILINX官方手冊(cè)提供的上電順序依次上電，官方上電時(shí)序要求如圖3所示。核心板供電架構(gòu)如圖4所示。

圖3 FPGA上電順序

圖4核心板供電框圖

3.總結(jié)

通過(guò)以上描述，我們能夠清晰看到這個(gè)核心板所含有的接口和功能。這款核心板的4個(gè)板對(duì)板連接器擴(kuò)展出了276個(gè)IO，其中BANK12、BANK13、BANK15、BANK16、BANK17、BANK18的全部IO的電平可以通過(guò)更換核心板上的磁珠來(lái)修改，滿(mǎn)足用戶(hù)對(duì)+3.3V、+2.5V、+1.5V電平接口的需求；另外核心板也擴(kuò)展出了16對(duì)高速收發(fā)器GTX接口。對(duì)于需要大量IO的用戶(hù)，此核心板將是不錯(cuò)的選擇。而且IO連接部分，同一個(gè)BANK管腳到連接器接口之間走線做了等長(zhǎng)和差分處理，對(duì)于二次開(kāi)發(fā)來(lái)說(shuō)，非常適合。