Warning: file_get_contents(https://p3-sign.toutiaoimg.com/tos-cn-i-6w9my0ksvp/91f325b987ac42b792dc8231c5103d29~noop.image?_iz=58558&from=article.pc_detail&lk3s=953192f4&x-expires=1721288330&x-signature=Wqt9ZuwbLJEJ15K0gXPnHzKY3vE%3D): failed to open stream: Connection timed out in /var/www/html/www.edw.com.cn/www/rootapp/controllerssitemanage/ManagecmsController.php on line 2060

很多讀者都應(yīng)該聽(tīng)過(guò)地彈，但是實(shí)際遇到的地彈的問(wèn)題應(yīng)該很少。本案例就是一個(gè)DCDC電源芯片的案例。

1. 問(wèn)題描述

如下圖1 ，產(chǎn)品其中一個(gè)供電是12V轉(zhuǎn)3.3V的電路，產(chǎn)品發(fā)貨50K左右以后，大約有1%的產(chǎn)品無(wú)法啟動(dòng)，經(jīng)過(guò)解耦定位，問(wèn)題出在下圖中的電源芯片。

圖1 12V 轉(zhuǎn)3.3V電路

2. 原因分析

經(jīng)過(guò)最終的分析，問(wèn)題最終定位在與PCB的布局和布線有關(guān)，其中涉及一個(gè)重要容易忽略的技術(shù)：地彈。

如下圖，左圖是芯片內(nèi)部的原理框圖，右圖是實(shí)際PCB中的布局圖，在高頻開(kāi)關(guān)電源中，提供能量來(lái)源的有兩個(gè)器件：輸入電容Cvin和電感Lbuck；

（1）當(dāng)高端開(kāi)關(guān)閉合，低端開(kāi)關(guān)斷開(kāi)時(shí)，電流的路徑如紅色箭頭所示；

（2）當(dāng)高端開(kāi)關(guān)斷開(kāi)，低端開(kāi)關(guān)閉合時(shí)，電流的路徑如藍(lán)色的箭頭所示。

圖2 芯片內(nèi)部的高低開(kāi)關(guān)（左圖）、實(shí)際的工作示意圖（右圖）

根據(jù)電磁感應(yīng)定理：e=-dФ/dt=-d(Li)/dt=-Ldi/dt，由于紅色和藍(lán)色的環(huán)路面積變化較大，最終的體現(xiàn)會(huì)在低端開(kāi)關(guān)和Cvin之間產(chǎn)生感應(yīng)電動(dòng)勢(shì)。

廠商內(nèi)部手冊(cè)中顯示，電源芯片滿(mǎn)足以下兩個(gè)的條件，就可以進(jìn)入測(cè)試模式，測(cè)試模式下，電源芯片不工作，電源無(wú)輸出。

（1）pin5 引腳FB 電壓大于3V；

（2）pin6引腳COMP電壓小于-0.5V；

我們實(shí)際設(shè)計(jì)的PCB示意圖如下圖所示，環(huán)路1由Cvin、高端開(kāi)關(guān)、L、Cbuck、負(fù)載組成，環(huán)路2由Cbuck、負(fù)載組成，環(huán)路3由低端開(kāi)關(guān)、L、負(fù)載組成。其中環(huán)路面積變化A最大，同時(shí)電流突變最最迅速，實(shí)測(cè)引腳6 COMP 最高可達(dá)到-0.6V。如果FB引腳耦合的干擾達(dá)到3V，是可以將芯片進(jìn)入到測(cè)試模式的，導(dǎo)致無(wú)法輸出。

圖3 較差的布局產(chǎn)生3個(gè)環(huán)路

圖4 較差的布局產(chǎn)生3個(gè)環(huán)路

3. 解決方案

問(wèn)題的原因主要時(shí)兩種開(kāi)關(guān)狀態(tài)時(shí)的環(huán)路面積不一樣，導(dǎo)致感應(yīng)電動(dòng)勢(shì)變化太大，導(dǎo)致芯片內(nèi)部的邏輯混亂。重新布局后的措施如下：

（1）將輸入電容、高低端開(kāi)關(guān)盡量在同一水平線；

（2）將輸出電容和負(fù)載盡量靠近用電端，消滅上圖中的環(huán)路2導(dǎo)致的變化。同時(shí)可以應(yīng)付用電設(shè)備的突發(fā)電流，突發(fā)電流大部分由輸出電容供電，而不是通過(guò)電源芯片轉(zhuǎn)換而來(lái)。

（3）重新布局后的環(huán)路面積變化=變化的長(zhǎng)度X板厚度。板厚為2mm，此時(shí)的面積變化基本可以忽略不計(jì)。

圖5 優(yōu)化布局，環(huán)路變化基本可以忽略不計(jì)

4. 總結(jié)

對(duì)于DCDC電源芯片，廠商不會(huì)對(duì)外公布其內(nèi)部的具體邏輯電路，但是有一點(diǎn)可以肯定，高低開(kāi)關(guān)兩種不同的狀態(tài)導(dǎo)致的環(huán)路面積變化，如果沒(méi)有處理好，產(chǎn)生的地彈會(huì)影響內(nèi)部邏輯，使得進(jìn)入不確定的工作狀態(tài)。