編者注：本文轉載自NXP的應用文章。

1. USB 接口演進歷史

1996 年，眾所周之的通用串行接口（USB）初次問世。當時，版本 1.0 的 USB 接口僅可在低速（LS）模式和全速（FS）模式下，分別提供 1.5 Mb/s 和 12 Mb/s 的速率。2000 年， USB2.0 面市。新的高速（HS）模式可提供高達 480 Mb/s 的速率，并且依然向下兼容低速模式和全速模式。

2. USB3.0 系統(tǒng)概述

2008 年 11 月， USB3.0 技術規(guī)范發(fā)布。USB3.0 不僅包含了 USB2.0 的全部功能（HS、 FS 和LS），而且提供了名為超高速度（SuperSpeed）的單獨的全新超高速數(shù)據(jù)鏈路。超高速度鏈路為下載（主機=>器件，被稱為發(fā)送方向）和接收方向上的上傳（器件=>主機）提供了單獨的差分數(shù)據(jù)線路。超高速度模式可提供的最高數(shù)據(jù)率為 5 Gb/s（請參閱圖 1 ）。

圖 1 USB3.0 超高速度模式和 USB2.0 模式物理鏈路（在主機側和器件側實現(xiàn)了靜電防護）

要同時支持 USB2.0 功能和新的超高速度模式，電纜必須采用新的結構，以提供三條差分耦合信號線（TX+/Tx-、 RX+/Rx-和 D+/D-）。Vcc 線和接地線也是電纜中不可或缺的組成部分。這種低成本 USB3.0 電纜面臨的挑戰(zhàn)是，支持很高的截止頻率，而不會在相鄰的差分耦合線對之間形成干擾。（請參閱圖 2）

圖 2 USB3.0 電纜結構和電纜衰減（差分模式）

為了支持 USB3.0 電纜所包含的全部線路，必須強制規(guī)定采用一種新的連接器形狀。新的 USB3.0 連接器的基本要求是，必須向下兼容 USB2.0 連接器。從靜電防護的角度而言，這導致標準 A連接器的超高速度模式線路很容易被靜電擊中（在主機側和器件側）。一種強有力的對策是在USB3.0 鏈路中實現(xiàn)高效的靜電防護機制。

超高速數(shù)據(jù)傳輸系統(tǒng)面臨的一個最為嚴峻的問題是，確保在接收端實現(xiàn)一定程度的信號完整性。高信號完整性對實現(xiàn)很低的誤碼率非常重要（譬如，對于 USB3.0 超級速度模式，典型誤碼率為 1E-12）。眼圖表明了信號完整性的特性。

在擁有無限帶寬的完美系統(tǒng)中，眼圖完全張開。而在實際的系統(tǒng)中，發(fā)送和接收阻抗（90歐姆差分阻抗）以及發(fā)送端和接收端的所有寄生電容，限制了信號的上升時間/下降時間。這些寄生電容存在于USB3.0收發(fā)器內部，和/或PCB外部。不匹配的PCB線路、USB3.0連接器或其他并聯(lián)電容器等，均會造成外部寄生電容。因此，這些額外的并聯(lián)電容器必須盡可能小。還必須考慮到USB3.0電纜的低通頻率響應（請參閱圖2）。為了抵消高頻信號的衰減，可在發(fā)送端和接收端利用專用均衡器來調整信號。

這些措施均有助于加快處于上升和下降邊緣的信號的速度，從而得到張得更開的眼圖（即，更高信號完整性）（請參閱圖 3）。

要實現(xiàn)適當?shù)男盘柾暾孕阅埽?TVS 二極管的電容必須很低，但另一方面， TVS 二極管必須提供很高的靜電防護能力。

圖 3 發(fā)送端信號還原（ 3.5dB 標準參數(shù)）和接收端線性均衡器（標準參數(shù)）

圖4所示為整個USB3.0鏈路的眼圖模擬（誤碼率為1E6時）。在圖4（左圖）中，接收信號是在未經(jīng)接收端均衡器處理之前測得的。在圖（右圖）中，信號是經(jīng)接收端均衡器處理之后測得的。紅色的內輪廓線所示為用外推法得到的誤碼率為1E12時的眼圖張開程度。紅紫色輪廓線為USB3.0技術規(guī)范中規(guī)定的超高速度模式合規(guī)測試的有效值。比較兩個眼圖，在接收端使用均衡器的效果顯而易見。

圖 4 未經(jīng)接收端均衡器處理之前的信號眼圖（左圖）與經(jīng)接收端均衡器處理之后的信號眼圖（右圖）

超高速度鏈路和USB2.0傳輸鏈路采用了差分耦合90歐姆線路。鏈路內部的阻抗不匹配造成的信號反射會降低信號完整性。為了避免出現(xiàn)這種情況，包括 USB3.0 電纜在內的整個布局設計，應當實現(xiàn) 90 歐姆差分阻抗匹配。

為了使“削弱斜率”盡可能小，并且提供相同的線路延遲時間，所有差分耦合線路均必須為相同的長度。對于USB3.0電纜本身，這一點尤為重要。

較高“削弱斜率”會降低信號完整性，從而導致所謂的“差模共模信號轉換”。所生產(chǎn)的共模信號會影響EMI測試的順利進行。阻抗匹配的適當布局設計，能避免這些問題。

3. USB3.0 超高速度鏈路和 USB2.0 鏈路的靜電防護布局設計提議

在整個 USB3.0 鏈路的布局設計中，應考慮下列因素：

（1）所有 PCB 線路和互連電纜均強制要求采用完全阻抗匹配的 90 歐姆差分設計

（2）必須最大限度地減少非差分耦合線路。非差分耦合線路會嚴重影響眼圖內眼張開程度

（3）90歐姆差分耦合PCB線路的線路寬度和線路間隔不應太窄，以避免造成額外的損耗，并且這些線路應當足夠結實，以便于生產(chǎn)。從生產(chǎn)的角度而言，差分線路的理想線路寬度為0.3毫米，線路間隔為0.2毫米。這會形成 200 微米的電介質高度（假設：FR4，且 er=4）

（4）差分耦合鏈路的正極和負極線路（包括USB3.0電纜）之間的延遲（線路長度）完全相同（最大限度地減小削弱斜率）。對于保持很高的信號完整性和避免生成共模信號，這一點很重要。

圖 5 所示為兼具靜電防護電路的 USB3.0 標準A連接器橫截面布局設計示例。

圖 5 標準 A 連接器+英飛凌靜電防護裝置 USB3.0 布局設計建議

4. 面向 USB3.0 的現(xiàn)代化靜電防護策略

一方面，持續(xù)不斷地減小芯片的各個組件的尺寸，是降低生產(chǎn)成本，擴展工作頻率的根本。另一方面，這種微型化也產(chǎn)生了新的問題（如，容易發(fā)生靜電擊穿）。對提供可靠靜電防護機制的要求與日俱增。

USB3.0可提供最高5Gb/s的數(shù)據(jù)率，因此基本頻率高達2.5GHz。為了實現(xiàn)很高的信號完整性，數(shù)據(jù)信號的上升時間和下降時間必須非常短。第3諧波甚或第5諧波的處理，不應發(fā)生明顯衰減。只能通過利用寄生效應最小且半導體開關速度最快的技術尖端的半導體制程，才能實現(xiàn)這一點。這種微型化半導體結構的缺點是，在靜電放電造成的過壓面前不堪一擊。采用內置靜電防護裝置，會引起寄生效應（寄生電容），并且要占用寶貴的片上空間。

一種十分經(jīng)濟高效的方法是，結合采用內置靜電防護機制（集成到USB3.0收發(fā)器中），和專為提供外部靜電防護而量身定制的性能強健的高電流應用電路（由器件/電路設計者在電路板上實現(xiàn)）。

內置靜電防護機制旨在僅提供器件級保護，譬如，依照HBMJEDECJESD22-A115的規(guī)定。對于確保在開發(fā)、生產(chǎn)和電路板裝配過程中安全地拿放器件，內置靜電防護機制起到了重要作用。專為該應用量身定制的外部 TVS 二極管則實現(xiàn)了符合 IEC61000-4-2 標準的更加嚴格的系統(tǒng)級保護。

為了給 USB3.0 鏈路提供適當?shù)南到y(tǒng)級靜電防護，靜電防護器件（TVS 二極管）必須滿足不同的要求。可參照 IEC61000-4-2標準，根據(jù)殘余箝位電壓以及 TVS 二極管對特定靜電放電的響應，判斷 TVS 二極管的靜電防護性能。

TVS 二極管的一些特性，會影響其靜電防護性能
? 最低導通電阻（R_on）（動態(tài)電阻（R_dynamic））
? 最低擊穿電壓（V_breakdown），專為該應用度身定制
根據(jù)經(jīng)驗，可以計算出箝位電壓（V_clamp）：

可根據(jù)TLP（傳輸線路脈沖）測定值，推導出動態(tài)電阻。（參見圖6）為確保應用的安全，擊穿電壓必須與所保護的線路上施加的最高電源電壓和最高信號電平相一致。動態(tài)電阻（R_dyn）應當盡可能小。結合最優(yōu)擊穿電壓和最低動態(tài)電阻，可最大限度地減小 IC 上的殘余靜電放電應力。

根據(jù) TLP 測定圖，可計算出動態(tài)電阻（參見圖 6）：

圖 6 專為給 USB3.0 超高速度鏈路提供靜電防護而量身定制的英飛凌 ESD3V3U4UL 的 TLP 測定結果

為了保護另外的USB2.0鏈路，TVS二極管必須提供稍高一些的反向工作電壓/擊穿電壓。要支持全速模式和低速模式，必須提供更高的擊穿電壓，從而形成最高+5V 左右的信號振幅。英飛凌 ESD5V3U1U 和ESD5V3U2U系列可提供最低5.3V的反向工作電壓（擊穿電壓：最低6V）和0.4pF的典型二極管電容值。

5. 實現(xiàn)了靜電防護的 USB3.0 超高速度鏈路的信號完整性

分別在實現(xiàn)了靜電防護和未實現(xiàn)靜電防護的情況下，對整個 USB3.0 超級速度鏈路執(zhí)行了信號完整性模擬。（參見圖 1 ）

整個收發(fā)區(qū)具備 90 歐姆差分阻抗?？紤]了發(fā)送端和接收端的寄生效應。測得數(shù)據(jù)表明了 USB3.0 電纜的狀態(tài)。規(guī)定 USB3.0 電纜的最大長度為 3 米。

為了給USB3.0超高速度鏈路提供靜電防護，在主機側和器件側均配置了英飛凌ESD3V3U4ULC。ESD3V3U4ULC具備卓越的靜電防護性能，并且二極管電容（二極管對地）極低，典型值為 0.5pF。在模擬中，考慮了 USB3.0 超高速度鏈路的基本布局設計規(guī)則。（參見圖 5）

在對整條USB3.0超高速度鏈路執(zhí)行的信號完整性模擬中，按照USB3.0合規(guī)測試標準參數(shù)，實現(xiàn)了發(fā)送端信號還原和接收端均衡處理。分析了經(jīng)接收端均衡器處理之后的超高速度信號的眼圖。模擬所用誤碼率為 1E6。根據(jù)模擬結果，推導出誤碼率為 1E12 時的眼圖張開程度（紅色和藍色輪廓線）。

分別在未配備 TVS 二極管（紅色輪廓線）和配備了 TVS 二極管（ESD3V3U4ULC，藍色輪廓線）的情況下，計算出眼圖的張開程度。（參見圖 7）

圖 7 在主機側和器件側配置和未配置 ESD3V3U4ULC 時的眼圖

在主機側和器件側實現(xiàn)超低電容 TVS 二極管 ESD3V3U4ULC，眼圖張開程度（輪廓線）會受到一定影響。雖然眼圖張開程度會略微減小，但相比于 USB3.0 技術規(guī)范中規(guī)定的基準模式（紅紫色輪廓線）而言，仍大出許多。

浴缸狀曲線模擬詳盡地表明了TVS二極管的作用。黑色刻度線所示為USB3.0技術規(guī)范中規(guī)定的誤碼率為10E12時，眼圖基準模式的電壓和時間（皮秒）參數(shù)。紅色曲線為未配備 TVS 二極管時計算所得， 藍色曲線為在主機側和器件側配置了 ESD3V3U4ULC 時計算所得。

圖 8 配備/未配備 TVS 二極管時的電壓和時間浴缸狀曲線模擬

6 結語：

精心設計USB3.0鏈路以實現(xiàn)最優(yōu)系統(tǒng)級靜電防護性能和毫厘不差的信號完整性，是一個強制性要求。要同時滿足這兩個要求，靜電防護器件必須具備卓越的靜電防護性能和很低的器件電容。采用“陣列”配置的英飛凌ESD3V3U4ULC，加上清楚明了的布局設計和高質量鏈路（USB3.0電纜），便能滿足上述要求。