本周在舊金山舉行的國際電子器件會議上，來自學(xué)術(shù)界和工業(yè)界的研究團(tuán)隊(duì)展示了有關(guān)高性能碳納米管晶體管 （CNT） 和電路的數(shù)據(jù)。雖然這些器件可能需要十年或更長時(shí)間才能集成到產(chǎn)品中，但與會的工程師們認(rèn)為，該領(lǐng)域已經(jīng)取得了巨大進(jìn)步，碳納米管將通過實(shí)現(xiàn)低功耗、高性能的計(jì)算來提升硅芯片，從而在未來的系統(tǒng)中發(fā)揮關(guān)鍵作用。

CNT 的直徑約為一納米，電子穿過它們。早在 2016 年，研究人員就制造了第一個(gè)性能優(yōu)于基于硅的 CNT 晶體管。然而，事實(shí)證明，使用 CNT 構(gòu)建復(fù)雜的電路和系統(tǒng)更具挑戰(zhàn)性。斯坦福大學(xué)電氣工程師 H.-S. Philip Wong 表示，他的團(tuán)隊(duì)和其他人在 IEDM 上展示的結(jié)果表明，CNT 器件在過去幾年中取得了巨大進(jìn)步?！霸S多基本問題已經(jīng)解決，”他說。

在 IEDM 大會上，工程師們描述了碳納米管電路的愿景，該電路不會取代而是增強(qiáng)當(dāng)今的計(jì)算系統(tǒng)。一些人希望 CNT 將在通過混合處理和內(nèi)存來節(jié)省能源的新架構(gòu)中發(fā)揮關(guān)鍵作用。例如，用于訓(xùn)練大型 AI 模型的大部分能源并未用于計(jì)算;它花費(fèi)在處理器和內(nèi)存之間移動(dòng)數(shù)據(jù)。在內(nèi)存本身內(nèi)進(jìn)行計(jì)算可以減少這種能量消耗。

使碳納米管適用于半導(dǎo)體的方法

設(shè)計(jì)此類系統(tǒng)的方法有很多種，可以使用模擬存儲單元（節(jié)省能源但犧牲精度）或數(shù)字存儲單元（消耗更多能量但提供更好的性能）。在 IEDM 大會上，北京清瓜大學(xué)博士生張藝北 （Yibei Zhang） 描述了一種混合模擬和數(shù)字的堆疊計(jì)算系統(tǒng)，該系統(tǒng)在一些 CNT 控制電路的幫助下。底層是硅 CMOS，頂部有一層模擬 RRAM，最后是兩層由碳納米管電路供電的數(shù)字 RRAM。

這種堆疊設(shè)計(jì)稱為 “back-end-of-line” 方法。CNT 層可以使用不會損壞底層芯片的低溫技術(shù)構(gòu)建在完成的硅 CMOS 之上。Zhang 的團(tuán)隊(duì)使用該系統(tǒng)實(shí)現(xiàn)了一個(gè)神經(jīng)網(wǎng)絡(luò)，他們預(yù)計(jì)該系統(tǒng)可以使用大約 1/17 的能量，工作速度約為傳統(tǒng)芯片的 119 倍。

在會議的主題演講中，臺積電執(zhí)行副總裁兼聯(lián)合首席運(yùn)營官 Yuh-Jier Mii 表示，CNT“對于未來的擴(kuò)展或在后端開發(fā)高性能邏輯可能很有趣。

不過，為了實(shí)現(xiàn)高性能，CNT 晶體管需要進(jìn)一步開發(fā)，斯坦福大學(xué)博士后 Shengman Li 說。她是與 TSMC 合作實(shí)現(xiàn)這一目標(biāo)的團(tuán)隊(duì)的一員。像 Tsingua 組這樣的電路是由納米材料的糾纏網(wǎng)絡(luò)組成的。工程師可以從這些不完美的晶體管中獲得很多好處 — 2013 年，Li 的顧問 Wong 和 Subhasish Mitra 基于這些設(shè)備制造了一整臺計(jì)算機(jī)。但是，當(dāng)工程師能夠完善對齊的單納米管晶體管的設(shè)計(jì)和制造時(shí)，他們期望獲得更大的性能提升。

CNT 的最后潤色

在 IEDM 上發(fā)表的兩篇論文側(cè)重于這種微調(diào)。北京大學(xué)的 Yi-Fan Liu 描述了他的團(tuán)隊(duì)創(chuàng)造出具有創(chuàng)紀(jì)錄電子特性的高性能 CNT 器件。由于對器件的柵極接口進(jìn)行了精心設(shè)計(jì)，他的團(tuán)隊(duì)創(chuàng)造了具有高電流和破紀(jì)錄跨導(dǎo)的 CNT 晶體管陣列，該數(shù)字將施加到晶體管的電壓與其輸出電流相關(guān)聯(lián)。Transconductance 告訴工程師晶體管的能源效率和速度。

“這首次超過了硅 CMOS 的最大跨導(dǎo)，”Liu 說。他們的工藝需要用含鉿化合物對涂有對齊 CNT 的晶圓進(jìn)行預(yù)處理，然后使用原子層沉積直接在納米管上生長柵極電介質(zhì)。

斯坦福大學(xué)和臺積電集團(tuán)也專注于他們的化學(xué)配方。斯坦福大學(xué)的 Li 介紹了他們摻雜 N 型 CNT 晶體管的方法。只需將其他原子混合到溝道材料中即可摻雜硅，但將原子添加到 CNT 等二維和一維材料中會破壞其結(jié)構(gòu)。

解決此問題的一種方法是將摻雜劑放在通道的頂部，而不是通道內(nèi)部。但是，如果摻雜劑的對準(zhǔn)不對，晶體管的性能就會受到影響。在去年的 IEDM 大會上，該團(tuán)隊(duì)介紹了他們制造 P 型 CNT 晶體管的方法。本周，他們展示了他們在 N 型方面的工作。

他們的方法確保摻雜劑直接放置在納米管上。由于這種摻雜，該團(tuán)隊(duì)在 CNT NMOS 中取得了破紀(jì)錄的性能?，F(xiàn)在他們擁有了這兩種類型的高性能晶體管，斯坦福大學(xué)團(tuán)隊(duì)表示，他們已經(jīng)證明 CNT CMOS 可以與硅 CMOS 相媲美。

但前方還有更多艱巨的工作要做。Li 說，一些化學(xué)家或材料科學(xué)家要做的最后一件大事是完善一種將 CNT 精確放置在晶圓上的方法。今天，工程師知道如何制作完美筆直的平行納米材料陣列，所有這些陣列都像盒子里的一排鉛筆一樣排列在硅晶片上。但是納米管之間的間距是不均勻的。當(dāng)工程師能夠控制這個(gè)間距或間距時(shí)，他們最終可能能夠充分發(fā)揮材料的潛力。

這些特寫顯示了集成到硅芯片中的碳納米管的示例。