“去耦” 中的 “耦” 原指耦合，在電路里，耦合表示兩個或多個電路部分之間存在相互影響、相互干擾的電氣連接關系。去耦電容名字里的 “去耦”，意在減少電路不同部分之間不必要的耦合干擾，具體原理如下：

• 切斷高頻干擾傳導路徑：在電子電路系統(tǒng)中，不同的電路模塊、器件各自工作，由于共用電源線路，一個模塊產生的高頻噪聲很容易順著電源線 “串門”，干擾到其他正常工作的模塊，這就是一種耦合現(xiàn)象。去耦電容利用自身特性，為高頻信號提供一條低阻抗的旁路通道，讓高頻噪聲優(yōu)先通過電容流入地，而非沿著電源線亂竄，切斷了高頻干擾在電路各部分之間的傳導路徑。

• 減弱數(shù)字電路與供電電源間的耦合：數(shù)字電路在運行時，瞬間電流需求變化劇烈，電源與電路之間因為電流傳輸就產生了緊密的耦合。一旦電源受干擾波動，電路工作狀態(tài)也受影響；反過來，電路產生的電流沖擊也干擾電源穩(wěn)定性。去耦電容并聯(lián)在電源和地之間，靠近需要穩(wěn)定供電的芯片等器件，當電路電流需求突變時，電容及時補充或吸納電能，緩沖電流沖擊，弱化電源與電路之間因為電流傳輸造成的強耦合，讓電路和電源相對獨立穩(wěn)定工作。

一般硬件工程師都知道，去耦電容是為了使得電源線上的電壓更平滑，為電路中的各個元件提供更 “干凈” 的供電環(huán)境，防止因電源噪聲引發(fā)電路誤動作。但是很多人，只知道把電源搞干凈，但是是把哪部分的噪聲搞干凈都沒搞清楚。

“負載瞬態(tài)電流”，這個問題不是由電源輸出端的電源模塊或者電源芯片所產生，而是由用電負載自身的負載變化所產生，這個負載變化又是由于大量數(shù)字信號在“跳變”所產生。電子電路工作時，各器件會在不同時刻從電源汲取電流，這種電流的快速變化會在電源線上產生高頻的電壓波動，也就是噪聲。去耦電容具有儲能特性，當器件瞬間需要大電流時，它能快速釋放儲存的電能來補充，避免電源電壓瞬間被拉低；而在器件汲取電流較小時，電容又會充電儲存多余電能。

當控制信號是一個低電平的時候，上面PMOS打開，此時輸出是高電平。打開的瞬間，VCC通過LVCC和R，對芯片B的輸入管腳進行充電。當控制信號是一個高電平的時候，下面的NMOS打開，此時輸出的是低電平。打開的瞬間，芯片B的輸入管腳儲存的電量經過NMOS進行放電。在CMOS反相器輸出狀態(tài)發(fā)生變化的時候，流過的電流正是變化的電流。于是，在走線、過孔、平面層和封裝（鍵合引線、引腳）等這些具有電感的連接部件上，便會感應出電壓。例如標準的GND地電位應該是0V，但是芯片與地之間的鏈接部件存在電感，就會感應出電壓VGND，那么芯片上的“地”電位就被抬高了，高于0V。

當CMOS輸出信號同時從低電平到高電平切換時，VCC上會觀測到一個負電壓的噪聲，同時也會影響到GND，并有可能引起一個振蕩。當輸出信號從高電平到低電平切換時， GND上會觀測到一個正電壓的噪聲，同時也會影響到VCC,并有可能引起一個振蕩。

我們的最終設計目標是，不論負載瞬態(tài)電流如何變化，都要保持負載兩端電壓變化范圍很小，這個要求等效于電源系統(tǒng)的阻抗Z要足夠低。我們是通過去耦電容來達到這一要求的，因此從等效的角度出發(fā)，可以說去耦電容降低了電源系統(tǒng)的阻抗。另一方面，從電路原理的角度來說，可得到同樣結論。電容對于交流信號呈現(xiàn)低阻抗特性，因此加入電容，實際上也確實降低了電源系統(tǒng)的交流阻抗。

從阻抗的角度理解電容退耦，可以給我們設計電源分配系統(tǒng)帶來極大的方便。實際上，電源分配系統(tǒng)設計的最根本的原則就是使阻抗最小。最有效的設計方法就是在這個原則指導下產生的。

所以，電源系統(tǒng)的去耦設計的一個原則，就是在感興趣的頻率范圍內，使整個電源分配系統(tǒng)的阻抗最低。其方法是用去耦電容，那么用多大的電容能滿足要求？如何確定這個值？選擇哪些電容值？放多少電容？如何安放在電路板上？電容放置距離有什么要求？