一種16位高速數(shù)模轉換器（DAC）的設計與實現(xiàn)
加入技術交流群
引言
本文引用地址：http://cafeforensic.com/article/203231.htm隨著微電子技術的快速發(fā)展，數(shù)模轉換器(DAC)作為連接數(shù)字世界和模擬信號之間的橋梁正發(fā)揮著越來越重要的作用，而且現(xiàn)代計算機、無線通訊等信息產(chǎn)業(yè)的不斷進步，對DAC的速度、精度等性能指標也不斷提出更高的要求。
為滿足現(xiàn)代航天高科技產(chǎn)業(yè)對高速高精度DAC芯片的需求，本文基于Mixed-Signal(混合信號)CMOS工藝技術，設計了一個采用分段式電流舵結構的16位400MSPS的D/A轉換器，論文第二節(jié)在理論分析和電路設計基礎上確定了該DAC的系統(tǒng)結構及工作原理，第三節(jié)給出了電路中采用的自校準技術及其設計實現(xiàn)，流片后電路的實測結果在第四節(jié)予以說明，最后給出論文研究工作的簡要總結。
16位400M DAC的系統(tǒng)構架
在目前常用的DAC結構中普遍采用的是電流輸出型DAC，這是因為電流輸出有著速度快、電源利用率高、應用廣泛、輸出范圍寬等特點，使得該結構的DAC適合于高速高精度的設計要求。
要實現(xiàn)高速高分辨率的DAC，通常采用分段電流舵的結構，即溫度計碼和二進制碼相結合的控制結構。溫度計碼具有優(yōu)良的單調性但其復雜度、面積和功耗會隨著位數(shù)的增加而急劇增大，二進制碼具有結構簡單的特點但會影響DAC單調性和動態(tài)性能，所以需要在面積、功耗、復雜度和性能之間進行折衷。本論文所采用的分段電流舵DAC電路結構[1]也是基于面積[2]和電流源開關布線復雜性與電路性能之間的考慮，我們首先利用MATLAB仿真工具仔細研究了溫度計碼和二進制碼對整個電路系統(tǒng)性能的影響，并確定了整個DAC轉換器的分段比例，即在本論文所設計的DAC電路中采用了“7+4+5”的分段結構，其中高7位和中間4位分別采用單位電流源結構，而低5位則采用二進制加權電流源結構。
圖1所示為基于上述分段電流舵而設計的16位400M DAC的系統(tǒng)構架框圖。該電路主要由LVDS模塊、行譯碼與列譯碼模塊、帶隙基準源模塊、校準模塊、偏置電路、時鐘分配驅動模塊以及模擬開關與電流源陣列等部分組成。
在圖1中，Bit15~Bit0首先通過LVDS接收器[3]轉化成標準的CMOS信號，然后將其中的高7位二進制信號Bit15-Bit9通過譯碼器生成127路溫度計碼信號經(jīng)控制線去控制電流源;中間4位二進制信號Bit8-Bit5則通過譯碼器生成15路溫度計碼信號去控制相應電流源陣列;低5位二進制信號Bit4~Bit0則直接通過同步鎖存邏輯(DFF)去控制5個二進制電流源。
帶隙基準源模塊為整個電路系統(tǒng)提供了一個幾乎與環(huán)境溫度和電源電壓無關的精準電壓源。為了更好地與外部數(shù)據(jù)進行同步且確保轉換器具有16bit的精度，電路設計中還采用了電流校準模塊，利用電流校準模塊對高7位二進制信號Bit15-Bit9所控制的127個單位電流源進行必要的校準以確保其輸出電流的準確性。
如圖1所示，電路輸出電流的總量是由兩部分相加而成，即單位電流源和五個二進制加權電流相加組成。若最低位電流源的輸出電流為ILSB，則第二、三、四、五位的輸出電流依次為：2ILSB、4ILSB、8ILSB、16ILSB，即每高一位的電流源輸出電流分別為低一位的2倍，因此整個DAC低五位的總電流輸出為31ILSB，而高7位所控制的127個電流源中的每個電流源的輸出電流由下式給出：
Iunit=512ILSB?????? (1)
由此可得到該DAC能夠輸出的總電流為：
Itotal=ILSB+2ILSB+4ILSB+8ILSB+16ILSB+32ILSB+???+127×512ILSB=65535 ILSB???? (2)
在圖1中，IoutA和IoutB分別為DAC的兩個互補電流輸出端，當輸入的16位數(shù)字碼全為0時，IoutA輸出為0，而互補端IoutB輸出為滿量程電流Itotal，當16位輸入數(shù)字碼全為1時，IoutA為滿量程輸出，而互補端IoutB輸出為0，通過公式(3)和(4)我們可以求出不同輸入數(shù)字碼時所對應的模擬電流輸出值。
IoutA=(DAC INPUT CODE/65536)×Itotal?????? (3)
IoutB=(65535-DAC INPUT CODE/65536)×Itotal?????? (4)
在上式中，DAC INPUT CODE=0~65535。ILSB和Iunit的大小通常由基準電壓源和電流輸出管的尺寸來共同決定。如果把DAC的電流輸出端接電阻負載，那么可以直接將電流轉換成電壓輸出，由式(5)和(6)可以得到互補端的電壓輸出值。
VOUTA=IoutA×RLOAD (5)
VOUTB=IoutB×RLOAD (6)
最后總的差分輸出電壓為：
VDIFF=(IoutA-IoutB)×RLOAD (7)
由式(7)可以看出，采用差分電流輸出時，當把差分變單端應用時，可使輸出信號的幅度增加一倍，同時差分輸出可提高DAC轉換速度和動態(tài)特性。
校準電路設計
長期以來，由于CMOS工藝中存在匹配誤差，完全依靠工藝本征匹配實現(xiàn)電流型CMOS DAC將很難超過10位精度，同時DAC的動態(tài)特性也會隨著時鐘頻率和信號頻率的增加而變差[4][5]。
評論