DFT:數(shù)字電路(fpga/asic)設計入門之可測試設計與可測性分析,離散傅里葉變換,(DFT)Direct Fouriet Transformer

可測試性技術（Design For Testability-DFT）就是試圖增加電路中信號的可控制性和可觀測性，以便及時經濟地測試芯片是否存在物理缺陷，使用戶拿到良好的芯片。其中包括Ad Hoc技術和結構化設計技術。目前，任何高IC設計系統(tǒng)都采用結構化設計技術，其中主要掃描技術和內建自測兩種技術。

一個電路的測試性問題應該包括兩個方面：
由外部輸入信號來控制電路中的各個節(jié)點的電平值，稱為可控制性。
從外部輸出端觀測內部故障地難易程度，稱為可觀測性

掃描技術是指電路中的任一狀態(tài)移進或移出的能力，其特點使測試數(shù)據(jù)的串行化。比較常使用的是全掃描技術和邊界掃描技術。全掃描技術是將電路中的所有觸發(fā)器用特殊設計的具有掃描功能的觸發(fā)器代替，使其在測試時鏈接成一個或幾個移位寄存器，這樣，電路分成了可以進行分別測試的純組合電路和移位寄存器，電路中的所有狀態(tài)可以直接從原始輸入和輸出端得到控制和觀察。這樣子的電路將時序電路的測試生成簡化成組合電路的測試生成，由于組合電路的測試生成算法目前已經比較完善，并且在測試自動化生成方面比時序電路的測試生成容易得多，因此大大降低了測試生成的難度。

對于存儲器模塊的測試一般由生產廠家提供專門的BIST電路，通過BIST電路可以方便地對存儲單元地存取功能進行測試，所謂的BIST電路是指把測試電路做到IC里面，利用測試電路固有的能力自行執(zhí)行一個測試存儲器的程序。另外MBIST還可以解決RAM SHADOW的問題提高芯片的可測試性。

為什么要做DFT呢？因為我們的設計，也就是RTL到GDSII交出去的只是一個版圖，最后芯片需要生產織造是在foundry做的，也就是廠家根據(jù)你提供的數(shù)據(jù)GDSII做成芯片。這個流程過程中可能出現(xiàn)缺陷，這個缺陷可能是物理存在的，也可能是設計當中的遺留問題導致的，另外一方面在封裝的過程也可能出現(xiàn)缺陷。為了保證我們的芯片能夠不存在物理上的缺陷，所以就要做DFT。也就是說，你交給foundry一個加法器的GDSII，他在做的過程和封裝的時候都可能引入缺陷；拿到這個加法器芯片你怎么知道，里面的一個與門，廠家給你做的就是一個正常工作的與門呢？你怎么知道廠家做好的加法器的dier在封裝之后引腳就能正常輸入呢？一句話，就是通過DFT！