本文解釋了如何成功地將邏輯門集成到LTspice模擬中。

SPICE模擬器主要用于模擬電路。盡管如此，在許多情況下，例如設(shè)計(jì)混合信號(hào)電路，數(shù)字組件可以增強(qiáng)SPICE模擬。因此，LTspice組件庫有一個(gè)名為Digital的目錄。如圖1所示，它包含幾個(gè)數(shù)字組件。

LTspice組件庫中的數(shù)字組件目錄。

圖1。LTspice數(shù)字元件目錄。

然而，當(dāng)你開始使用這些組件時(shí)，你可能會(huì)發(fā)現(xiàn)它們并不像看起來那么用戶友好。本文將參考相關(guān)的LTspice文檔，探討將數(shù)字組件整合到LTspice原理圖中的一些不太明顯的方面。更具體地說，我們將重點(diǎn)介紹如何連接這些組件，以便它們?cè)谀M過程中正常工作。

五輸入與門？

除了反相門和緩沖器外，LTspice的基本邏輯功能還包括以下多個(gè)輸入門：

以及

或

XOR

圖2顯示了從左到右排列的AND、OR和XOR組件。

LTspice的AND、OR和XOR門。

圖2:從左到右：LTspice的AND、OR和XOR門。

圖2中的所有三個(gè)門都有八個(gè)端子：五個(gè)輸入端、兩個(gè)輸出端和一個(gè)沒有標(biāo)簽的端子。第八個(gè)未標(biāo)記的終端用作設(shè)備的公共終端。當(dāng)我想到標(biāo)準(zhǔn)邏輯器件時(shí)，我肯定不會(huì)想到五輸入兩輸出門，但這里的意圖是每個(gè)組件都能適應(yīng)多種電路應(yīng)用。

例如，LTspice文檔指出AND設(shè)備“充當(dāng)12種不同類型的AND門”。這意味著LTspice AND組件可以充當(dāng)兩輸入、三輸入、四輸入或五輸入AND門。這四種輸入配置中的每一種都可以與三種輸出配置中的一種組合：

非反相輸出信號(hào)。

反向輸出信號(hào)。

互補(bǔ)輸出信號(hào)。

這為我們提供了總共12種輸入/輸出配置。

為了在SPICE的模擬環(huán)境中正常工作，這些數(shù)字組件需要為電流提供某種相干路徑。因此，文檔規(guī)定電流從輸出中獲取或吸收，并通過公共端子返回。不需要正極電源連接，因此圖2中明顯沒有正極電源引腳。

如何處理未使用的輸入

實(shí)際上，很少有模擬需要五輸入邏輯門，因此您可能會(huì)有一個(gè)或多個(gè)未使用的輸入。在這種情況下，正確的程序是將任何未使用的輸入連接到設(shè)備的公共端子。這樣做告訴LTspice從模擬中消除這些輸入。

考慮圖3中的OR門。其公共端子接地，其三個(gè)未使用的輸入端連接到公共端子。

LTspice中的雙輸入或門。其三個(gè)未使用的輸入端連接到公共端子，從而將其從模擬中消除。

圖3。雙輸入或門。其三個(gè)未使用的輸入端已正確連接到公共端子。

就模擬計(jì)算而言，該器件確實(shí)是一個(gè)雙輸入或門。因?yàn)樗鼈冞B接到公共端子，所以未使用的輸入既不會(huì)影響電路的電氣行為，也不會(huì)影響模擬速度。

相比之下，圖4中的圖表顯示了處理未使用輸入的非最佳方式。未使用的輸入端連接到0V邏輯低電壓，而不是連接到OR門的公共端子。

LTspice中的OR門，其未使用的輸入端未正確連接到0V而不是公共端子。

圖4。OR門，未使用的輸入連接到0V而不是公共端子。

因?yàn)槿齻€(gè)未使用的輸入是邏輯低，所以它們不會(huì)影響OR門的電氣行為。然而，它們將增加模擬的復(fù)雜性。

最后，圖5在功能上存在問題，在模擬效率方面也不是最優(yōu)的。三個(gè)未使用的輸入再次連接到0V節(jié)點(diǎn)，而不是接地的公共端子。不過，這一次，我們看到的是AND門，而不是OR門。

LTspice中的AND門，其未使用的輸入未正確連接到0V而不是公共端子。

圖5。AND門，未使用的輸入連接到0V節(jié)點(diǎn)，而不是門的公共端子。

因?yàn)檫@是一個(gè)AND門，將未使用的輸入連接到0V電源或信號(hào)會(huì)干擾設(shè)備的運(yùn)行。AND門的輸出永遠(yuǎn)不會(huì)是邏輯高電平，無論兩個(gè)活動(dòng)輸入的狀態(tài)如何——其他三個(gè)輸入始終是邏輯低電平，除非它們連接到公共端子，否則LTspice不會(huì)將它們排除在模擬之外。

另一方面，將輸入連接到公共端子總是會(huì)將其從模擬中刪除。如果柵極的公共端子接地，并且您將兩個(gè)活動(dòng)輸入中的一個(gè)接地以使其邏輯低，則不會(huì)使該輸入引腳邏輯低。相反，您將消除它。然后，該設(shè)備將表現(xiàn)得像緩沖器（VOUT=VIN）。

如果您真的需要優(yōu)化模擬性能，您還可以通過將未使用的輸出直接連接到門的公共端子來消除模擬中的未使用輸出。

總結(jié)

我希望本文能幫助您在將邏輯門集成到LTspice電路中時(shí)避免混淆故障或意外行為。在本系列的下一篇文章中，我們將討論如何定制這些組件的電氣行為。